SU868742A1 - Многоканальное устройство дл сопр жени каналов ввода-вывода с внешними устройствами - Google Patents

Description

(54) МНОГОКАНАЛЬНОЕ УСТГОЙСТВО ДЛЯ СОПРЯЖЕНИЯ КАНАЛОВ ВВОДА-ВЫВОДА С ВНЕШНИМИ УСТЮЙСТВАМИ

I

Изобретение относитс  к вычислительной технике и может быть использовано в многопроцессорных вычислительных системах дл  сопр жени  внеиших устройств (ВУ) с процессораАШ

Известны устройства управлени  накопител ык на магнитной ленте, которые обеспечипают подключение до восьми накопителей, к двум каналам ввода-вывода и содержат два блока сопр жени  с каналами ввода-вывода, двухканальный переключатель, блок управлени  соответствующими накопител ми и схемы сопр жени  блоков сопр жени  с каналами ввода-вывода с блоком управлени  накопител ми. Эти устройства П1жнимают команды ввода-вывода и управлени  от одного из каналов ввода-вывода , работаюищх по интерфейсу ввода-вывода, и вырабатывают соответствующие последовательности сигналов сопр жени  с накопител ми. Работа накопителей на тот или другой канал ввода-вывода завис т от времени и от приема устройством управлени  специальных команд типа Резервирование и Освобождение от резервировани . На обращение одного

из каналов ввода-вывода после того, как второй канал ввода-вывода уже выдал команду дл  накопител  или зарезервировал нужный накопитель, устройство отвечает в первый канал ввода-вывода о зан тости накопител , а после его освобождени  сообщает об этом данному каналу ввода-вывода 1.

Недостаток указанных устройств состоит в ограниченных функциональных возможност х, так как они не позвол ют подключать к кана10 лу ввода-вьтода через них любые внешние устройства, работающие по интерфейсу ввода-вывода.

Наиболее близким к предлагаемому по технической сущности  вл етс  многоканальное

t5 устройство дл  сопр жени  канала ввода-вывода с внешникш устройствами, содержащее в каждом канале блок управлени  коммутацией, первый и второй коммутаторы, первые входы которых соединены с первым выходом блока

20 упраьлени  коммутацией канала, дещифраторкоманды включени , дешифратор команды отключейи , формирователь сигналов блокировки и блок управлени  сеансом св зи. П Н1чем второй вход второго коммутатора канала и первый вход блока управлени  сеансом св зи канала соединены с входом устройства. Выход первого коммутатора канала и первый выход блока управлени  сеансом св зи канала соединены с выходом устройства. Второй вход первого коммутатора соединен с соответствующим входом группы входов устройства. Выход второго коммутатора подключен к соответствующему выходу группы выходов устройства. Второй-четвертый выходы блока управлени  сеансом св зи канала соединены соответственно с входами дешифратора команды включени  канала, дещифратора команды отключени  канала и с первым входом формировател  .сигналов блокировки канала, первые выходы которых подключены соответстветго ко второму- четвертому входам блока yпpLвлeни  сеансом св зи канала. Второй-шестой входы формировател  сигналов блокировки канала подключе-. ны соответственно ко вторым выходам дешифратора команды включени  канала, дешифратора команды отключени  канала, блока управлени  коммутацией канала, формировател  сигналов блокировки предшествующего канала и к третьему вь1ходу формировател  сигналов блокировки последующего канала. Первый-третий входы блока управлени  коммутацией канала соединены соответственно со вторыми выходами дешифратора команды включени , дешифратора команды отключени  и с четверть и. выходом формировател  сигналов блокировки канала 2.

Недостаток этого устройства состоит в ограниченной области применени , так как оно не обеспечивает работу с внешними устройствами

нескольких каналов ввода-вывода. 1 Цель изобретени  - расширение области применени  устройства путем обеспе1ешш режима работы с внегшшми устройствами нескольких каналов ввода-вывода.

Поставленна  цель достигаетс  тем, что в многоканальное устройство дл  сопр жени  каналов ввода-вывода с внешними устройствами, содержащее в каждом канале блок управлени  коммутацией, первый и второй коммутаторы, первые в)ды которых соединены с первым выходом блока управлени  коммутацией, дешифратор команды включени , дешифратор команды отключени , формирователь сигналов блокировки и блок управлени  сеансом св зи, причем второй вход второго коммутатора и первый вход блока управлени  сеансом св зи соединены с соответствующим входом первой группы входов устройства, выход первого ком мутатора и первый выход блока управлени  сеансом св зи соединены с соответствующим выходом первой грзшпы выходов устройства, второй-четвертый выходы блока управлени 

сеансом св зи соединены соответственно с входами дешифратора команды включени , дешифратора команды отключени  и с первым входом формировател  сигналов блокировки, первые выходы которых подключены соответственно ко второму-четвертому входам блока управлени  сеансом св зи, второй-шестой входы формировател  сигналов блокировки i-ro канала (i 1, М) подключены соответственно ко вторым входам дешифратора команды включени  того же канала, дешифратора команды отключени  того же канала, блока управлени  коммутацией того же канала, формировател  сигналов блокировки i-ro канала и к третьем} выходу формировател  сигналов блокировки i + 1-го канала, первый-третий входы блока управлени  коммутащей канала соединены соответственно со вторыми выходами дешифратора команды включени , дешифратора Команды О1ключени  и с четвертым выходом формировател  сигналов блокировки того же канала , введены группа блоков выбора канала ввода-вывода, а в каждый канал - блок задани  адреса канала ввода-вывода, причем первый-четвертый входы j-ro блока выбора канала ввода-вьтода (J 1, М) соединены соответственно с первым и вторым выходами j-1-го блока выбора канала ввода-вывода и с третьим и четвертым выходами j 1-го блока выбора канала ввода-вывода, п тые вход и выход каждого блока выбора канала ввода-вывода соединены с соответствующими входом и выходом вторых групп входов и выходов устройства , первый-третий входы блока задани  адреса канала ввода-вывода каждого канала соединены соответственно с п тым выходом блока управлени  сеансом св зи того же канала , с третьим и четвертым выходами пертого блока выбора канала ввода-вывода, первьй третий выходы блока адреса канала ввода-вывода каждого канала соединены соответственно с п тым входом блока управлени  сеансом св зи того же канала, со вторым и первым входами первого блока выбора каиала вводавывода , первый вход первого блока выбора канала ввода-вывода подключен к выходам, вторых коммутаторов каналов, четвертый выход первого блока выбора каиала ввода-вывода соединен со вторыми входами первых коммутаторов каналов.

Блок задани  адреса канала ввода-вывода содержит формирователь адреса канала ввода-вывода, схему сравнени  адреса канала ввода-вьшода, узел контрол  адреса каиала ввода-вьтода, коммутатор выдачи адреса канала ввода-вывода и узел управлени  причем первый, второй выходы блока и первый вход коммутатора выдачи адреса канала ввода-вывода соединены соответственно с первым-третьим выходами узла управлени , первый-четвертый которого подключены соответственно к первому, второму входам блока, к выходам схемы сравнени  ащжса канала ввода-вывода и узла контрол  адреса канала ввода-вывода, выход коммутатора выдачи адреса канала ввода-вьшода подключен к третьему выходу блока, третий вход которого подключен ко входу узла контрол  адреса канала ввода-вывода и к первому входу схемы сравнени  адреса канала ввода-вывода, выход формировател  адреса канала ввода-вывода соеданен со вторыми входами схемы срав нени  адреса канала ввода-вьтода и коммутатора вьсдачи адреса какала ввода-вывода. Блок выбора канала ввода-вывода содержит формирователь адреса внешнего устройства, первую и вторую схемы сравнени , узел контрол  адреса , три регистра, узел коммзпгации адреса ввода-вывода в первый регистр, узел коммутации адреса канала ввода-вьгоода во втор1)й регистр , депшфратор адреса канала ввода-вывода, узел анализа состо ни  внешнего устройства, шифратбр адреса канала ввода-вывода, первый и второй коммутаторы, первый и второй узлы согласовани , причем первый выход первого коммутатора подключен к первым входу и выходу блока, к первым входам второго коммутатора ,; первой схемы сравнени , узла коммутации адреса канала ввода-вывода во второй регистр , первого регистра, узла анализа состо ни  внешнего устройства, первого и второго узлов согласовани  и через узел контрол  адреса к первому входу узла коммутации адреса канала ввода-вьшода в первый регистр, ко вторым входам узла коммутации адреса канала вводавывода во второй регистр и первого узла сЬтасовани , третьим и четвертым входами соеди ненного соответственно со вторым и третьим . входами блока, а первым-четвертым выходами соответственно со вторыми входами узла коммутации адреса канала ввода-вывода в первый регистр и узла анализа сусто шм внешнего устройства и со вторым и третьим выходами блока, третий вход узла анализа состо ни  внеш него устройства подключен к первому входу первого коммутатора и п тому входу блока, viopOH выход первого коммутатора соединен с четвертыми входом и выходом блока, выход .формировател  адреса внешнего устройства соединен со вторыми входами второго узла согласовани  и первой схемы сравнени , выход которой подключен к третьему Вхйду узла коммутации адреса канала ввода-вывода во второй регистр, первый и второй выходы узла коммутащш адреса канала ввода-вывода в первый регистр соединены соответсгаенио со вторым входом пе{того регистра и с четвертым входом узла коммутаюга ащюса ка1сала ввода-вьшода во второй регистр, пехшый выход которого 1юдключеи к первому входу второго регистра. |выход первого регистра соединен с первым входом второй схемы сравнени , со вторыми входам|1 первого коммутатора, второго регистра и через депшфратор адреса канала вводавьгаода с первым входом третьего регистра, выход второго регистра соединен с третьим входом первого коммутатора и со вторым входом второй схемы сравнени , четвертый-шестой входы узла анализа состо ни  внешнего устройства соединены соответственно с первыми выходами второй схемы сравнени , третьего регистра и второго узла согласовани , первыйп тый выходы узпл анализа состо ни  внешнего устройства соединеш, соответственно с п тьсми .входами первого узла согласовани , узла коммутации адреса канала ввода-вывода во второй регистр, с четвертым входом первого коммутатора, с третьим входом второго узла согласовани  и со вторым входом третьего регистра , второй выход которого через шифратор адреса канала ввода-вывода подключен к п тому входу первого коммутатора, второй выход узла коммутации адреса канала вводавывода во второй регистр соединен с четвертым входом второго узла согласовани , второй выход которого подключен к четвертому выходу блока, второй выход второй схемы сравнени  соединен с шестым входом первого коммутатора и со вторым входом второго коммутатора , выход которого подключен к п тому выходу блока. На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 - схема блока адреса канала ввода-вьшода; 1И фнг. 3 - схема блока выбора канала ввода-вывода; на фиг. 4 - схема блока управле1ш  сеансом св зи; на фиг. 5 -схема узла управлени  блока адреса канала ввода-вывода; на фнг. 6 - схема узла анализа состо ни  внешнего устройства; на фиг. 7-9 - узла местного управлени  блока управлени  сеансом св зи; на фиг. 10 - схема формировани  одиночного импульса; на фнг. 11 - схема формировател  указателей состо ни ; на фиг. 12 - схема оп1)еделени  конечного байта состо ни . Многоканальное устройство (фиг. I) состоит из каналов 1-3 и цепочки блоков 4-8 выбора канала ввода-вывода. Каждый из каналов 1-3 содержит коммутаторы 9 и 10, дешифратор li команды включени , дешифратор 12. команды отключени , блрк 13 управлени  сеансом св зи, блок 14 управлени  коммутацией, формирователь IS сигналов блокировки канала , блок 16 задани  адреса канала ввода-вывода . Кроме того, ; устройство имеет первую группу входов 17, первую группу выходов 18, вторую группу входов 19 и вторую rpjTiny выходов 20, линии 21-30 св зи. Блок 16 задани  адреса канала ввода-вывода (фиг. 2) содержит формирователь 31 адреса канала ввода-вьгоода, схему 32 сравнени  адреса канала ввода-вывода, узел 33 контрол  адреса канала ввода-вывода, коммутатор 34 вы дачи адреса канала ввода-вывода и узел 35 управлени  блока. Каждый блок выбора канала ввода-вывода (фиг. 3) включает формирователь 36 адреса внеишего устройства, схемы 37 и 38 сравнени  узел 39 контрол  адреса, первый узел 40 согласовани , регистры 41-43, узел 44 коммутации адреса канала ввода-вывода в первый регистр , узел 45 коммутации адреса канала ввода-вьшода во второй регистр, дешифратор 46 адреса канала ввода-вывода, узел 47 анализа состо ни  внешнего устройства, 1Ш фратор 48 адреса канала ввода-вывода, первый 49 и второй 50 коммутаторы, второй узел 51 согласовани . Блок 13 управлени  сеансом св зи (фиг. 4) обеспечивающий, например, работу с каналом ввода-вывода в соответствии с Интерфейсомсодержит узлы 52 и 53 усилителей-приемников узлы 54 и 55 усилителей-передатчиков, узел 56 собственного адреса, в котором, например, с помощью перемычек либо с помощью переклю чателей задаютс  сигналы, определ ющие код адреса канала многоканального устройства, схему 57 сравнени , узел 58 контрол  на нечетность , первый регистр 59, служащий дй  занесени  кода команды, поступающего от канала ввода-вьшода, второй регистр 60, служащий дл занесени  указателей состо ни  и запросов канала устройства, узел 61 местного управлени  (фиг. 7-10), узел 62 выработки запросов, фор мирователь 63 указателей состо ни  (фиг. 11), узел 64 синхронизации, триггер 65. Цепи 66-74 обозначают входы и выходы соответствующих элементов блока. Узел 35 управлени  блока адреса канала ввода-вывода (фиг. 5) включает первый-щестой элементы И 75-80, злемент ИЛИ 81, первыйчетвертый элементы НЕ 82-85, таймер 86, триг геры 87 и 88, элемент 89 задержки. Узел 47 анализа состо ни  внепшего устройства (фи1. 6) содержит первый-третий триггеры 90-92, первый-седьмой элементы И 93-99, элементы НЕ 100 и 101, узел 102 определени  конечного байта состо ни  (дещифратор) (фиг. 12), генератор 103 сканируюидах сигналов , схему 104 сравнени , регистр 105 сдвига, элемент 106 задержки. Позици ми 107-120 обозначены цепи, составл ющие входы и выходы узла. Узел 61 местного управлени  (фи1г. 7-9) содержит первый-двадцать третий элементы И 121-143, первый-двадцать первьш формирователи 144-164 одиночных импульсов, первыйодиннадцатый элементы НЕ 165-175, первыйшестнадцатый элементы ИЛИ 176-191, первыйвосьмой -триггер 192-199, дещифратор 200 команды опроса. Позици ми 201-250 обозначены соответствующие входы и выходы элементов блока. Формирователь одиночного импульса (фиг. 10) состоит из триггера 251, триггера 252 с динамическим установочным входом, элемента И 253 и элемента НЕ 254. Формирователь 63 указателей состо ни  (фиг. 11) включает шифратор 255 первый 256 и второй 257 элементы ИЛИ, первый 258 и второй 259 элемент задержки. Узел 102 определени  конечного байта состо ни  (фиг. 12) содержит дещифратор 260 и элемент И 261. Первый вход узла 102 (цепь 111) соединен с первым входом элемента И 261, второй вход узла 102 (цепь 112) черездепшфратор 260 - со вторым входом элемента И 261, третий вход узла 102 - с третьим входом элемента И 261, выход которого соединен с выходом узла 102. С помощью входов 17 и выходов 18 каналов 1-3 устройство подключаетс  к соответствующим каналам ввода вывода. Входы 19 и выходы 20 устройства служат дл  подключени  соответствуюцщх внеппшх устройств (ВУ). Устройство работает следующим образом. В исходном состо нии во всех блоках 4-8 устройства регистры 41-43 сброшены. Схема 38 на основании равенства содержимого в регистрах 41 и 42 (оба регистра сброщеньЧ) разрешает 1рансл цию сигналов сопр жени  через коммутаторы 49 и 50. Каналы 1-3 устройства раскоммутированы, т.е. через коммутаторы 9 и 10 всех каналов нет разрещени  трансл ции сигналов сопр жени  от каналов вводавывода к ВУ и наоборот. Таким образом, в этом состо нии сигналы ссжр жени  от отдельных каналов ввода-вывода доступны только соответствующим каналам устршства и не поступают в ВУ, подключенные к устройству. Последовательность сигналов начальной вы- , борки от канала ввода-вьшода, подключенного, например, к каналу 2 устройства, с адресом последнего и командой, Включить трансл цию, по входу 17 поступает в блок 13 канала 2. Данна  последовательность в соответствии , например, с Интерфейсом-Т начинаетс  выдачей байта команды с адресом канала, который через узел 52 (фиг. 4) поступает в узел 58, где он провер етс  на нечетность. Заданный каналом ввода-вывода адрес кроме этого поступает в схему 57, где он сравниваетс  с заданным в узле 56 адресом канала, а код команды поступает на входы регистра 59. Данный байт поступает в блок 13 канала 2 вмео те с сопровождающим сигналом ОБР, который :в блоке 13 канала 2 через узел 53 поступает в узлы 61 и 64. На основании данного сигнала , сигнала об отсутствии ошибки на нечетнос с выхода узла 58 и сигнала с выхода схемы 5 о совпадении заданного в узле 56 адреса и ад реса, полученного из канала ввода-вывода, узел 64 начинает выработку сигналов синхронизации канала 2. О1гнал ОБР осуществл ет также запуск узла 61, в котором в соответствии с заданным алгоритмом работы и состо нием устройства последовательно запускаютс  формирователи одиночных нмпульсов. Данные формирователи (фиг. 10) запускаютс  по третьему входу и запоминают запуск с помощью триггера 252. На основании состо ни  триггера 251 и нулевого состо ни  триггера 252 элемент И 253 пропускает один импульс, который через злемент НЕ 254 задним своим фронтом устанавливает триггер 252 и тем самым блоки1-ует щюхождение последующих импульсов. Единичное состо ние триггера 252 используетс  дл  запуска последующих формирователей. При полученик сигналов ОБР в узле 61 (фиг. 7-9) последовательно запускаютс  форкшрователи 144 и 151. Одиночный импульс с выхода формировател  151 (цепь 220) осущес вл ет занесение кода команды в регистр 59 и устанавливает триггер 192. После этого код комаиды, занесенный в регистр 59, поступает в дешифраторы 11 и 12 (фиг. 1).0дновремен но с этим единичное состо ние триггера 192 подключает к работе формирователь 15. В результате этого формирователь 15 канала 2 воз

буждает выходные цепи, св зывающие его с аналогичными формировател ми 15 предшествующих и последующих каналов устройства, которые распростран ют их дальше. На основании зтих сигналов формирователи 15 всех каналов устройства, не участвующих в приеме команды от соответствующих каналов ввода-, вьюода, блокируют свои блоки 13 по приему команды Включить трансл цию. Сигнал блокировки от формирователей 15 остальных каналов в своих блоках 13 поступает в узел 64, где он не позвол ет выдачу сигналов синхронизации в цепь 66 дл  синхронизации работы узла 35 (фиг. 5). Этот же сигнал поступает в узел 6 и с помощью формировател  63 подготавливает указатель зан тости устройства. Если при 1фнеме команды включить трансл 191ю каналом 2 аналогич прием команды одновременно осуществл ет, например, канал 3, то в результате приема сигналов от формировател  15 канала 2 формирователь 15 канала 3 снимает свои сигналы блокировки дл  предшесвующих каналов 2 и 1, распростран ет сигнал .блокировки от формировател  15 канала 2 и

с  в единичное состо ние. На основашш единичного состо ни  триггера 65 и сигналов синхронизации узла 64 назваш1ого блока блок 16 канала 2 выдает по цепи 30 в блок 4 условный

адрес канала ввода-вьшода, который далее будем называть адресом канала ввода-вывода. Эту операцию в блоке 16 канала 2 выполн ет коммутатор 34 (фиг. 2) с помощью формировател  31 и узла 35. В узле 35 на основании

едига1чного состо ни  триггера 65, постзтшвшего по цепи 74 через злемент ИЛИ 81, устанавливаетс  триггер 87. На основании единичного состо ни  триггера 87 и отсутстви  сигнала в цепи 26 (разрешающего потенциала с выхода элемента 83) через элемент И ЯП устанавлива0 етс  триггер 88. Единичное состо ние триггера 87 и отсутствие аи-нала в цепи 26 (разрешающего потенциала с выхода элемента НЕ 83) через элемент И W устанавливают -гриттер 58. Единичное состо ние данного триггера и разрешает выдачу по цепи 30 в блок 4 адреса канала ввода-вывода. Одноь; сменно с этим при этих .же услови х сигналы «/ нхронизащш по цепи 66 через элемент И 78 в -зле 35 {юрмирует сигнал блокировки блока 13 своего канала 3. В узле 61 в данном случае будут последовательно запущены формирователи 144, 151, 145-148, которые организзгют в ответной последовательности сигналов сопр жени  абонента с каналом ввода-вывода выдачу через регистр 60 и узел 55 информацию о зан тости канала 3. Этим устанавливаетс  приоритет каналов. Каждый предшествующий .канал устройства имеет более высокий приоритет по отношению к последующим каналам. После зтого узел 61 устанавливаетс  в состо ние ожидани  сн ти  блокировки , чтобы выдать в канал ввода-вывода информацию об освобождении канала 3. Если после приема каналом 2 команды Включить трансл одю канил ввода-вывода, подключенный , например, к каналу 1 устройства, также выдает команду Вклюмть трапсл цию, то заблокированный к этому времени формирователем 15 канала 1 блок 13 данного канала с помощью формирователей 144-148 в ответной последовательности сигналов сопр жени  абонента с каналом ввода-вывода информирует о зан тости канала 1. Таким об|изом, прием команды Включить трансл цию разрющаетс  только одному каналу устройства. В приведенном примере команда Включить трансл цию, занесенна  в регистр 59 из бло- : ка 13 канала 2, опознаетс  дешифратором П. Результат опознани  в блоке 13 канала 2 поступает на установочный вход триггера 65 и в узбл 61. Последний (фиг. 8) с помощью формирователей 153 и 157 (цепь 234) формирует сигнал, по которому -фиггер 65 устанавливает11 ( фиг. 5) постзшают на вход таймера 86, который начинает отсчет времени. Адрес канала ввода-вывода через блок 4 (фиг. 1 и 3) по цеп м 21 поступает во все блоки 5-8. Узлы 39 контролируют полученный адрес канала ввода-вьтода, например, на нечетность и разрешают дальнейшую работу узлов 40 и 44. Переданный адрес канала ввода-вьшода узел 35 из канала 2 по цепи 29 сопровождает: , сигналом , который  вл етс  задержанным с помопй ю элемента 89 единичным состо нием три гера 87. Узел 40, получив сигнал, сопровождающий адрес канала ввода-вывода, организует с помощью узла 44 занесение адреса канала ввода-вывода в регистр 41 и после этого распростран ет сопровождающий сигнал в последующий блок 5. Равенство содержимого регист ров 42 и 41 нарушаетс . В результате этого схема 38 блокирует прохожде1ше сигналов сопр жени  через коммутаторы 49 и 50 блока 4. В блоке 5 по полученному распространен 1юму сигналу, сопровождающему адрес канала ввода-вывода, осуществл ютс  аналогичные дей стви . Эти же действи  далее выполн ют и остальные блоки 6-8. В результате этого во всех блоках 4-8 будет занесен в регистры 41 переданный адрес канала ввода-вывода и заблокировано прохождение сигналов сопр жени  че рез коммутаторы 49 и 50. Узел 40 блока 8 распростран ет по цепи 23 сигнал, сопровождающий адрес канала ввода-вьшода, o6paiuio в узел 40 блока 7. Этот сигнал через узлы 40 всех блоков по цепи 26 поступает в узел 35 блока 16 из канала 2. Если при контроле адреса канала ввода-вывода в одном из блоков 4-8 обнаружена оишб ка, то узел 40 соответствующего блока 4-8 не организует занесение адреса канала вводавьшода в регистр 41 и не распространит в последующий блок сигнал, сопровождающий адрес канала ваода-вьшода. Узел 35 блока 16 из канала 2 после выдачи сигнала, сопровождающего адрес канала ввода-вывода, ожидает определенное врем  обратный сигнал. Отсутствие в течение заданного времени обратного сигнала, сопровождающего адрес канала вводавьшода , говорит о том, что в цепочке блоков 4-8 имеетс  неисправность и прием адреса канала ввода-вывода одним из блоков 4-8 невозможен . Получение обратного сигнала, сопровождающего адрес канала ввода-вьшода, указы вает о исправности цепочки блоков 4-8 и о е готовности дл  подключени  ВУ к каналу ввода-вьшода.. в первом случае, при отсутствии в течение задашюго времени обратного сигнала, сопровож дающего адрес канала ввода-вывода, 6 узле 35 (фиг. 5) блока 16 канала таймер 86 вырабаты , вает сигнал, по которому триггеры 87 и 88 привод тс  в исходное нулевое состо ние, а через элемент И 75 по цепи 72 сообщаетс  в формирователь 63 блока 13 данного канала о неисправности цепочки блоков 4-8. После сброса триггеров 87 и 88 снимаетс  сигнал в цепи 29 и прекращаетс  выдача адреса канала вводавьшода формирователем 31 (фиг. 2) через коммзтатор 34 по цепи 30. Узлы 40 (фиг. 3) на основании сброса сигнала, сопровождающего адрес канала ввода-вьшода, с помощью узлов 44 сбрасывают регистры 41 и привод т в исходное состо ние выходные цепи 22. Формирователь 63 (фиг. 4) канала 2 формирует указатели сбо  в устройстве, характеризующие данную ситуацию, и по цепи 214 сообщаетв узел 61 о необходимости выдачи инфорMaujiH состо ни  в канал ввода-вьшода. В узле 61 с помощью элементов И 136 и ИЛИ 180 запускаютс  формирователи 146-148 и организуетс  выдача с помощью регистра 60 через узел 55 в канал ввода-вьшода сформированных указателей состо ни , а через узел 54 - сигнала ест. После этого с помощью элементов И 143 и ИЛИ 191 запускаетс  формирователь 164, сигнал которого приводит в исходное состо ние ранее запущенные формирователи узла 61, который приходит в состо ние ожидани  очередного сигнала ОБР. По сигналам узла 61 также приход т в исходное состо ние триггер 65 и регистры 59 и 60 блока 13 канала 2. Сигналы установки в исходное состо ние по цепи 70 поступают и в формирователь 15. После этого формирова1ель 5 приводит в исходное состо ние выходные цепи. Формирователи 15 остальных каналов устройства также привод т в исходное состо ние выходные цепк. Этим снимаетс  блокировка приема команды Включить трансл цию заблокированных блоков 13, которые ранее выдавали в свои каналы ввода-вывода информацию о зан тости каналов . Узлы 61 блоков 13 (фиг. 4), которые ранее организовывали выдачу состо ни  зан тости , после сн ти  блокировки организуют с помощью формирователей 149, 150 и 164 выдачу запросов, которые формируютс  узлом 62 в соответствии с адресом канала, заложенным в узле 56, и поступают на выход 18 через регистр 60 и узел 55. После этого узел 61 приходит в состо ние ожидани  сигнала ОБР. По выходам 18 запросы поступают в подключенные каналы ввода-вывода. На опросы каналов ввода-вывода о пришне выдачи запросов блоки 13 (фиг. 4) соответствующих каналов с помощью узлов 52 и 53 осуществл ют прием шгналов от канала ввода-вьшода, с помощью узла 58 контролируют информацию от канала. После этого включаютс , как и ранее, в рабоly узлы 64 и 61. Формирователи 144, 151, 153, 154, 146, 147, 148 и 164 с помощью формировател  63 формирзпот необходимые указатели, показьшающие освобождение канала, и через регистр 60 и узел 55 выдают их на выход 18, а через узел 54 сопровождают их сигналом СС После этого устройство приходит в исходное состо ние. Во втором случае, при получении узлом 35 блока 16 из канала 2.обратного сигнала, сопровождающего адрес канала ввода-вывода, в узле 35 канала 2 на основании полученного сигнала по цепи 26 и при отсутс ии сигнала с таймера 86 с помощью элемента И 76 формируетс  сигнал, который по цепи 71 сообщаet блоку 13 канала 2 о неисправности цепочки блоков 4-8, Кроме этого, в уэле 35 канала 2 полученный по ueim 26 сигнал устанавливает в исходное нулевое состо ние таймер 86 и триггер 88, а через элемент НЕ 83 блокирует работу таймера 86. Нулевое состо ние триггера 88 узла 35 блокирует выдачу через ком1мутатор 34 адреса канала ввода-вывода. В бло ке 13 (фиг. 4) канала 2 сигнал по цепи 71 поступает в формирователь 63, который подготавливает указатели состо ни , соответствующие правильному вьтолнению команды, и со общает об этом узлу 61, в котором с помощь формирователей 157, 158, 159, 160, 161 и 164 в описанной последовательности организуетс  выдача сформированного байта состо ни  на выход 18 и. сопровождение его сигналом ССТ. После этого в блоке 13 канала 2 узел 61 по itemi 68 через дешифратор 11 и формирователь 15 выдает сигналы в блок 14 дл  включени  трансл ции сигналов сопр жени  через коммутаторы 9 н 10. В результате этого очередна  последовательность сигналов начальной выборки от канала ввода-вывода, подключенного к каналу 2, поступает по входу 17 в блок 13 канала 2 и через коммутатор 10 по цепи 30 в цепочку блоков 4-8. Данна  последовательность шгналов адресована к конкретйому ВУ, подключенному к одном) из блоков 4-8. Дл  этой цели в формировател х 36 блокам 4-8 перед началом работы присваиваютс  адреса, совпадающие с адресам:, присвоенными ВУ, подключенным к блокам. С целью более полного использовани  ащзесацин иитерфейса сопр жени  с ВУ, примененного в канале ввода-вывода , целесообразно всем каналам 1-3 ii cBOHn в блоках 13 один и тот же адрес, тогда оставшиес  возможные адреса можно присваивать в формировател х 36 блокам 4-8, а значит и ВУ, подключенным к устройству. Ащ)еса, установленные в формировател х 31 блоков 16, указывают блокам 4-8 адреса со ответствуюпщх каналов ввода-вывода. Ли&аьк адреса должны быть отличными друг от Друга н могутне совпадать с адресами каналов.-3 :устройства. Адрес ВУ, заданный каналом ввода-вывода в очередаой последовательности сигналов начальной выборки, вместе с сопровождающим его сигналом ОБР поступает во все блоки 4-8 . устройства. В данных блоках узлы 39 осуществл ют контроль адреса, а схемы 37 сравнени  провер ют соответствие полученного адреса присвоенному в формирователе 36 адресу. Узел 45 одного из блоков 4-8, например блока 6, который получил вместе с сигналом, сопровождающим адрес ВУ, сигнал от схемы 37 о распознании адреса и сигнал от узла 44 о том, что адрес канала ввода-вывода занесен в регистр 41, если узел 39 определил отсутствие ошибок в, заданном адресе, осуществит занесение адреса канала ввода-вывода из регистра 41 в регистр 42. Схема 38 на основании равенства содержимого регистров 41 и 42 включает трансл цию сигналов сопр жени  через коммутаторы 49 и 50. Одаовременно схема 38 сравнени  в узле 47 (фиг. 6) блока 6 устанавливает в еди1шчное состо 1ше триггер 92. Единичное состо ние триггера 92 поступает в выходную цепь дл  блокировки дальнейщей работы узла 45, а непосредственно в узле 47 включает в работу узел 102, который следит за передаваемой ВУ информацией. После этого сигналы сопр жени  аднной последовательности через коммутатор 50 и далее по выходу 20 поступают в подключенное к блоку ВУ. ВУ распознает свой адрес и отвечает в соответствии с примененным интерфейсом ввода-вывода (в данном случае по Интерфейсу-Т) необходимыми сигналами, которые по входу 19, через коммутатор 49 блока, по цепи 24, через блоки 5 и 4, но цепи .27, через коммутатор 9 и по выходу 18 поступают в капал ввода-вы- вода. Эти же сигналы принимаютс  -и узлом J02 блока 6, котррый на их основании управл ет дальнейшей работой блока 6. Предположим, что заданна  ВУ команда  вл етс  командой упр плени , котора  не тре- . бует обмена данными с ВУ, а информаци  об окончагага выполне ш  командь будет передана в канал ввода-вывода через определенное врем . В этом случае канал ввода-вывода может отключитьс  от данногЬ ВУ и перейти к работе с другам ВУ, подключенным к данному устройству, или отключить устройство и обратитьс  к ВУ, не подключенному к данному уст О ройству. С целью отдслючени  устройства канал вводавывода , подключенный к каналу 2, завершает выдачу команды дл  ВУ, отключаетс  от него и выдает по входу 17 колрнду Отключить трансл цию с адресом канала 2. В 13 канала 2 в аналогичной последовательности осуществл етс  прием команды от канала ввода-ввшода и занесение ее в регистр 59. Данна .

команда Оиелючить трансл цию опознаетс  дешифратором 12. Сигнал распознани  команды с дешифратора 12 поступает в формирователь 63 и на вход триггера 65. Формирователь 63 подаотавливает указатели, соответствующие правильному вьшолнению команды, и сообщает об этом узлу 61, который с помощью формирователей 153, 158, 159, 160 и 161 организует выдачу данных указателей вдрез регистр

60и узел 55 по цепи 18 в канал ввода-вывода . }3 «ные указатели узел 61 сопровождает сигналом ест через узел 54. После этого узел

61вырабатьшает гагнал, которьо} на основании сигнала с дешифратора 12 сбрасывает триггер 65.

В узле 35 блока 16 из канала 2 на ос1ювании нулевого состо ни  триггера 65 блока 13 своего канала по цепи 74 череь элемент НЕ 82 и элемент И 79 сбрасьюаетс  триггер 87 и тем самым приводитс  в исходное состо ш е выходна  цепь 29. В результате этого узлы 40 блоков 4-8 с помощью узлов 44 сбрасьшашт регистры 41 и привод т в исходшое состо ние выходаые цепи 22. После сброса регистров 41 узел 40 блока 8, а затем аналогичные узлы 40 блоков 7-4 привод т в исходное состо ние выходные цепи 23 и, соответственно, цепь 26. Равенстао содержимого регистров 41 и 42 в блоке 6 нарушаетс . Схема 38 блока 6 при одит в исходное состо ние свои выходные цепи, в результате чего трансл ци  сигналов «йопр женн  от канала ввода-вывода к 6У к наоборот через коммутаторы 49 и, 50 невозможш. Одаако в блоке 6 в регистре 42 сохран етс  адрес канала- звода-вьшода, подключенного к каналу 2, и в узле 47 (г. 6) триггер 92 остаетс  в единичном состо нии, узел 102 продолжает следить за сигналами от ВУ, подключенного к блоку 6..

Узел 61 (фиг. 4) блока 13 из канала 2 вырабатывает сигнал, КОТО1И.Ш по цепи 68 пртводит р исходное состо ние дешифратор 11, а по црпи 69 с помощью дешифратора 12 канала 2 сообщает в блок 14 о необходамости раскоммутировани  коммутаторов 9 и 10. Блок 14 приводит в исходное состо ние выходные цепи Возможное гь трансл ции сигналов сопр жени  через коммутаторы 9 и 10 прекращаетс . Одновременно с этим формирователь 15 канала 2 на основании сигналов от дешифратора 12, а за ним формирователи 15 остальных каналов устройства п{Н1вод т в исходное состо иие выходные цепи. Этим снимаетс  блокировка приема команды Включить трансл цию заблокированных блоков 13. Разблокированные блоки 13 каналов устройства, которые ранее выдавали в свои каналы ввода-вьшода информацию о зан тоста каналов, орга1шзуют аналогичным образом подключение к каналам ввода-вьшода

и сообщают им об освобожденин устройства. После этого устройство приходит в состо ние, доступное дл  всех каналов ввода-вывода, подключенных к его каналам.

S Бсш1 теперь канал ввода-вьгаода, подключенный , аапр мер, к 1, выдает команду Шслючить трансл цию, то она принимаетс  каналом 1 аналогичным и после п жема команды блоки 13 каналов 2   3 забло0 кированы, в регистры 41 блоков 4-8 занесен адрес канала ввода-вывода, подключенното к каналу, и через коммутаторы 9 и 10 канала 1 разрешета трансл ци  сигналов сопр жени  от канала ввода-вьгаода к блокам 4-8 и наоборот.

J Аналогичным образок: при выдаче каналом ввода-вывода очередаой командам осуществл етс  занесение адреса канала ввода-.вывода из регистра 4 в регистр 42, например блока 4, а затем включаетс  трансл ци  шгналов сопр жени  от канала ввода-вывода к ВУ и наоборот через коммутаторы 49 и 50 блока 4. Если же очередна  команда канала ввода-вывода поступает дл  ВУ, подключенного к блоку 6, то заблокированный узел 45 блока 6, получив

5 вместе с сигналом, сопровождающим адрес ВУ, cmivui от схемы 37 о распознании адреса, сигнал от узла 44 о занесе ши адреса канала ввода-вывода в регистр 41 и сигнал от узла 39 об отсутствии шш1бок в заданном адресе, сообщает узлу 51 о зан тости блока 6 другим каналом ввода-вывода. Р гаенство содержимого регистров 41 и 42 отсутствует. Схема 38 не разрешает трансл цию сигналов сопр жени  от канала ввода-вывода к ВУ и наоборот через коммутаторы 49 и 50 блока 6. Одновременю схема 38 через узел 47 с помощью элемента НЕ 101 и элемента И 98 по цепи 113 также сообщает об этом узлу 51. Узел 51 блока 6 на основанни этих сигналов с помощью формировател  36 от имени подключенного к бло0 ку 6 ВУ в последовательности сигналов ссжр жени  абонента с каналом ввода-вывода через коммутатор 9 отвергает команду, адресованную ВУ, сообща  в канал ввода-вывода о зан тости данного ВУ. Одновременно узел 47 с по5 мощью элемента И 99 на основании сигналов от узла 51 по цепи 115 устанавливает выбранш й деишфратором 46 разр д в регистре 43. Этот разр д соответствует позшшонному адресу канала ввода-вывода.

Далее канал ввода-вывода, подключенный к каналу 1, может перейш к работе с другими ВУ, подключенными к устройству, или отклюWTb устройство. Работа устройства в данных случа х осуществл етс  в описанной выше последовательности .

Claims (2)

1. Аналогичным-образом в регистре 43 блока 6 июгут быть установлены и другие разр ды, ес|ли дрзоне каналы ввода-вывода окат тс  в ВУ, подключе1шому к блоку 6, до его освобож дени . Блок 6 после выполнени  подключенным к нему ВУ заданной команды получает по входу 19 сигнал запроса. Если в данное врем  включен канал 2, то в регистр 41 заноситс  адрес канала ввода-вывода, подключенного к каналу 2. В регистр 42 адрес данного канала вводаВывода заноситс  при выдаче ВУ команд . На. основании равенства содержимого регистров 41 н 42 схема 38 разрешает трансл цию сигналов запроса от ВУ через коммутатор 49 блока 6, по цеп м 24, через блоки 5 и 4, по цепи 27, через коммутатор 9 канала 2 и далее по выходу 18 в канал вводавьтода , подключенный к каналу 2. Этот канал ввода-вьгаода по входу 17 через коммутатор 10 канала 2 по цепи 30 через блоки 4 и 5, по цеп м 21, через коммутатор 50 блока 6 и далее по выходу 20 опрашивает ВУ о причине выдачи запроса. В ответ на это ВУ через коммутатор 49 блока 6 н коммутатор 9 канала 2 передает в канал ввода-вывода ннформлцию о выполнении заданной команды. Данна  последовательность сигналов сопр жени  ВУ с каналом ввода-вывода одновремен но принимаетс  уз1лом 47 и говорит ему об освобождении ВУ, подключенного к блоку 6. Указатели, соответствующие окончанию вьтолнени  команды, по цепи 111 (фиг. 6) и сопровождаюший их сигнал по цепи 112 принимаютс  в узле 47 блока 6 узлом 102, которы с помощью злемента И 97 следит за состо ние цепей 29, 22, 23 и 26 по сигналу с узла 40. Как только по вл етс  сигнал с узла 40, указывающий о сн тии всех сигналов в названных цеп х, узел 102 через элемент И 97 сбрасывае жггер 92. После этого узел 47 прнходит в исходное состо ние. Нулевое состо ние триггера 92 разблокирует узел 45 блока 6. В резуль тате этого узел 45 сбрасывает регистр 42. Если во врем  выдачи запроса ВУ, подключенным к блоку 6, все каналы устройства отключены , т.е. регистр 41 блока 6 сброшен и цепи 29, 22, 23 и 26 наход тс  в исходном состо нии, то из-за отсутстви  равенства содер жимого в регистрах 41 и 42 схема 38 блока 6 не разрешает прохождение в канал ввода-выво да через коммутатор 49 блока 6 сигнала запроса от ВУ. Узел 47 (фиг. 6) на основании данного (жгнала по цепи ПО, сигнала от схем 38 через элемент НЕ 101, указьшающего об отсутствии равенства содержимого в регистрах 41 и 42, сигнала от узла 40 по цепи 108, ука зьтающего о том, что цепи 29, 22, 23 и 26 наход тс  в исходном состо нии, и сигнала с элемента НЕ 100, указываннцего отсутствие сигналов в цепи 30, устанавливает в единичное состо ние триггер 90. Данное состо ние трнггера 90 узла 47 по цепи 119 разрешает выдачу содержимого регистра 42 через коммутатор 49 блока 6, по цеп м 24, через блоки 5 и 4 и далее по цепи 27 в блоки 16 всех каналов, а но цеп м 21 - во все блоки 4-8. Одновременно узел 40 блока 6 по сигналу в цепи 109 от элемента И 93 узла 47 блока 6 возбуждает выходную цепь 22, св зывающую его с аналогичным узлом.40 блока 7, и выходную цепь 23, св зьшающую его с аналогич1сым узлом 40 блока 5. В блоке 7 таким образом получаютс  адрес канала ввода-вьтода, подключенного к каналу 2, и сигнал, сопровождающий адрес канала ввода-вывода. Данна  последовательность сигналов воспринимаетс  блоком 7 аналогично соответствующей последовательности сигналов, поступающей от блока 16 канала 2. В резуль- тате этого в описанной ранее последовательности в блоке 7, а затем и в блоке 8 в регистры 41 заноситс  адрес канала ввода-вывода, подключенного к каналу 2. Кроме этого, данна  последовательность сигналов восприннмаетс  блоками 7 и 8 с помощью узлов 40 как указание сн ти  своих аналогичных последовательностей сигналов. Этим устанавливаетс  приоритет в цепочке блоков 4-8, Возбуждение выходной цепи 23, св зывающей узел 40 блока 6 с аналогичным узлом 40 блока 5, позвол ет через блоки 5 и 4 передать в блоки 16 всех каналов устройства сигна:1ы от блока прн обнаружении ошибки в адресе узлами 39 блоков 7 или 8, после чего они не возбуждают, как было описано ранее, свои выходные цепи. Информаци , полученна  блоками 16 всех каналов устройства, по цепи 27 воспринимаетс  как адрес кайала ввода-вывода. Он контролируетс  узлом 33 и провер етс  на соответствие заданным в формировател х 31 адресам. По получении сигнала по цепи 26 элемент И 77 в узле 35 (фиг. 5) блока 16 из канала 2, который получил от узла 33 своего блока сигнал об отсутствии ошибок в адресе и сигнад о по зиции адреса от схемы 32 своего блока, возбуждает выходную цепь 73 и через элемент ИЛИ 81 устанавливает триггер 87. С установкой триггера 87 узла 35 с некоторой задержкой с помощью элемента 89 возбуждаетс  цепь 29. Триггер 88 не будет установлен, так как наличием сигнала в цепи 26 через элемент НЕ 83 будет заблокирован элемент И 80. Сигнал в цепи 29 через узлы 40 блоков 4-6 воспринимаетс  как указание занесени  адреса канала ввода-вывода, который выдан блоком 6, в свои регистры 41. Кроме этого, на основании данного сигнала узлом 40 формируетс  в цепи 107 сигнал, указывающий, чтс( нужньш канал выбран. Этим ка галом устанавливаетс  в исходное положение триггер 90 и тем самым 1фекращаетс  выдача содержимого регистра 42 19 через коммутатор 49 блока 6, по цеп м 21 и 24. После занесени  адреса канала вводавьгаода в регистр 41 блока 6 снова схема 38 блока 6 определ ет равенство содержимого ре гистров 41 и 42 и разрешает трансл цию сигнала запроса от ВУ через коммутатор 49 блока 6, Ш основании выработанного сигнала в цепи 73 подключаетс  к работе блок 13 канала 6. В данном блоке узел 61 с помощью формирователей 162-164 на основании сигналов из узлов 56 и 62 формирует запрос от канала 2 и через регистр 60 и узел 55 по 18 выдает его в канал ввода-вывода, подключенный к каналу 2. При этом узел 61 по цепи 70 подключает к работе формирователь 15, который заблокирует прием команд Включить трансл цию другими каналами уст ройства. Данна  блокировка вьшолн етс  в описанной ранее последовательности путем воз буждени  формирователем 15 канала 2 выходных цепей, св зывающего его с аналогичными формировател ми 15 предшествующих и после дующих каналов. При получении сигналов опроса по входу 17 от канала ввода-вьшода, подключенного к 1саналу 2, в блоке 13 (фиг. 4) узел 61 с помощью формировател  155 подготавливает указатели, соответствующие требованию выдачи дл  канала 2 команды Включить трансл щю . Далее с помощью формирователей 146, 147, 148 и 164 организуют выдачу данного указа ш  в канал ввода-вывода. Данна  информаци  сопровождаетс  сигналом ест и через узел 54 передаетс , как и ранее, в подключенный канал ввода-вьгоода по цепи 18 через регистр 60 и узел 55. Выдача команды и работа канала 2 устройства происходит в описанной ранее последовательности . После приема назваиной команды блок 14 канала 2 разрешает трансл цию сигнала запроса от ВУ, подключенного к блоку 6 через коммутатор 9 в канал ввода-вьшода. В результате этого канал ввода-вывода, подключенный к каналу 2, через коммутатор 10 канала 2 л коммутатор 50 блока 6 просит причину выдачи запроса у ВУ. В ответ на это ВУ через коммутатор 49 блока 6 и коммутатор 9 канала 2 передает в канал ввода-вьшод шформацию о выполнении заданной команды Если во врем  выдачи запроса ВУ, подключенным к блоку 6, включен канал 1 или канал 3, т.е. в регистр 41 блока 6 занесен адрес канала ввода-вьшода, отличный от адреса канала ввода-вьюода, подключенного к каналу 2,.и возбуждены цепи 29, 22, 23 и 26, св  зывающие между собой узлы 40 всех блоков 4-8, то узел 47 блока 6 будет находитьс  в состо нии ожидани  получени  с гшша от узла 40 блока 6, который сообщит узлу 47 о приведении в исходное состо ние цепей 29, 22, 23 и 26. После этого устройство работает в описанной ранее поспедюательности. Выдаваема  ВУ информаци  о вьшолненин заданной команды в канал ввода-вьгаода, подключешшй к каналу 2, П{«н11маетс  также в узле 47 блока 6 узлом 102, котора  в описашк выпю последовательности определ ет указатели от ВУ, соответствующие окончанию заданной ксшанды, и сбрасывает тртггер 92. В исходном состо нии узел 47 посто нно следит по сигналу с узла 40 о состо нии цепей , 22, 23 и 26. Если цепи наход тс  в исходном состо нии, то в узле 47 (фиг. 6) с помощью элекюнта И 96 через элемент 106 подключаетс  к регистру 105 генератор 10J. Первый импульс генератора устанавливает первый разр д регистра 105 в единичное состо ние. На входы схемы 104 сравнени  поступает содержикюе регистра 43 блока 6 и регистра 105 узла 47 из блока 6. В данном случае на основании единичного состо ни  первого разр да регистра 105 опрашиваетс  первый разр д регистра 43. Если он находитс  в нулевом состо нии , то в узле 47 не происходит никаких изменений . Второй импульс генератора сдвигает 1шформацию в регистре 105 на один разр д, т.е. сбрасьшаетс  в нулевое состо ние первый разр д и устанавливаетс  второй разр д. В результате этого схема 104 опрашивает второй разр д регистра 43. Если данный разр д находитс  в единичном состо нии, то сигнал с выхода схемы 104 по цепи 114 поступает в регистр 43, где он под1слючает второй разр д регистра 43 к шифратору 48. Одновременно с этим данный сигнал через элемент И 94 в узле 47 поступает в цепь 116 и устанавливает в единичное состо ние триггер 91. Единичное состо ние триггера 91 блокирует прохождение импульсов генератора 103 через элемент И 96 по цепи 117, разрешает выдачу результата формировани  с помощью второго разр да регистра 43 шифратором ,48 кода адреса канала ввода-вывода через коммутатор 49 блока 6 по цеп м 24, через блоки 5 и 4, по цепи 27 в блоки 16 всех каналов и по цеп м 21 во все блоки 4-8. Кроме этого, данное состо ние триггера 91 по цепи 118 поступает в узел 51, который воспринимает данное сообщение как необходимость пощслючени  к работе, однако ожщщет сброс в нулевое состо ние тртггера 91. Посде этого узел 40 блока 6 по а1гналу в щита 116 от элемента И 94 узла 47 данного блока возбуждает выходную цепь 22, св зывакщую его с ашлотичным узлом последук цего блока 7, и выходную цепь 23, св зывак цую его с узлом 40 предшествующего блока 5. 21 В результате этого как и при подключении к каналу ввода-вывода по запросу от ВУ в ре ,гистры 41 блоков 7 и 8 заноситс  выданный блоком 6 адрес канала ввода-вывода, а блок 16 одного из каналов устройства с помощью схемы 32 сравнени  и формировател  31, в котором закреплен определенный канала ввода-вывода, распознает выданный блоком 6 адрес канала ввода-вьшода. Блок 16 канала с помощью своего узла 35 в описанной ранее последовательное возбуждает выходную цепь 29 и по цепи 28 подключает к работе блок 13 своего канала. На сжовашш сигнала в цепи 29 поочередно заноситс  адрес канала вводавьшода , выданный блоком 6, в регистры 41 блоков 4-6. Блок 13 данного канала аналогичным образом выдает запрос в канал вводавывода . Далее в описанной последователыюсти канал ввода-вывода, подключенный к данному каналу устройства, опрашивает причину Jыдaчи запроса и затем выдает команду Включить трансл цию. После по влени  сигнала в цеп х 29 и 22 узел 40 блока 6 формирует по цепи 107 сигнал , по которому в узле 47 сбрасываетс  триг гер 91. В результате этого снимаетс  разрешение выдачи через коммутатор 49 блока 6 по цеп м 24 и 21 кода адреса канала ввода-выво да с шифратора 48 и даетс  указание к началу работы узлу 51. Узел 51 блока 6 с помощью формировател  36 от имени подключен ного к блоку 6 ВУ выдает запрос, который канал ввода-вьшода получает после включени  канала устройства. Так как регистр 42 сброшен , а в регистр 41 блока 6 занесен адрес канала ввода-вывода, сформированный шифратором 48, то равенство содержимого регистров 41 и 42 отсутствует. Блок 38 не разрешает через коммутаторы 49 и 50 блока 6 трансл цию сигналов сопр жени  от канала ввода-вывода к подключенному к блоку 6 ВУ и наобо рот. Сигналы опроса от канала ввода-вывода через коммутатор 10 включенного канала устройства принимаютс  узлом 51 блока 6, который в последовательности сопр жени  абонента с каналом ввода-вывода через коммутатор 9 включенного канала устройства от имени подключенного к блоку 6 ВУ сообщает каналу ввода-вьгаода об освобождении ВУ. После зтог узел 47 блока 6 ожидает сигнал от узла 40 блока 6, указывающий приведение цепей 29, 22, 23 и 26 в исходное состо 1ше. По получению данного сигнала элемент И 96 в узле 47 блока 6 снежа разрешает прохождение импульсов генератора 103. Первый же импульс поступает на вход элемента И 95. Так как в регист ре 105 взведен второй разр ди схема 104 определила , что второй разр д регистра 43 -блока 6 также находатс  в единичном состо нии, то элемент И 95 формирует сигнал, который по цепи 120 поступает в регистр 43 и сбрасывает второй его разр д. Этот же импульс генератора 103 после задержки в элементе 106 осущест вл ет очередной сдаиг информации в регистре 105, т.е. сбрасываетс  в нулевое состо ние триггер второго разр да регистра 105 и взводитс  в единичное состо ние триггер третьего разр да данного регистра. Таким образом, начинаетс  опрос третьего разр да регистра 43. Если третий разр д регистра 43 находитс  в единичном состо шш, то аналогичным образом организуетс  выдача сообщени  об освобождении ВУ в другой канат. Если данный разр д регистра 43 находитс  в нулевом состо нии, то с помощью генератора 103 организуетс  выбор очередного разр да и т.д. Если после сообщени  одному из каналов ввода-вывода об освобождении ВУ получена команда, адресованна  г ому освободившемус  ВУ, то узел 47 блока 6 разрешает узлу 45 занесение адреса канала ввода-вывода с регистра 41 в регистр 42. После этого аналогичным образом схемой 38 блока 6 разрешаетс  трансл да  через коммутаторы 49 и 50 блока 6 сигналов сопр жени  от канала ввода-вывода к ВУ и наоборот. Таким образом, с помощью предлагаемого устройства обеспечиваетс  режим работы с внешHHivffl устройствами нескольких каналов вводавывода . При этом на тип внешних устройств данлое устройство не накладывае никаких ограничений, главное, чтобы они работали по тому же интерфейсу сопр жени , что и каналы ввода-вывода. Формула изобретени  1. Многоканальное устройство дл  сопр жени  каналов ввода-вывода с внешними устройствами , содержащее в каждом канале блок управлени  коммутацией, первы11 и в горой коммутаторы , первые входы которых соединены с первым выходом блока управлени  коммутацией , дешифратор команды включени ,, дешифратор команды отключени , формирователь сигналов блокировки и блок управлени  сеансом св зи, причем второй вход второго коммутатора и первый вход блока управлени  сеансом св зи соединены с соответствующим входом первой группы входов устройства, выход первого коммутатора и первый выход блока управлени  сеансом св зи соединены с соответствующим выходом первой грутшы выходов устройства, второй - четвертый выхо ды блока управлени  сеансом св зи соединены соответственно с входами дещифратора ко 1аиды включени , дешифратора команды отклю23 чени  и с первым входом формировател  сигналов блокировки, первые выходы которых подключены соответственно ко второму-четвертому входам блока управлени  сеансом св зи, второй-щестой входы формировател  сигналов блокировки i-ro канала (i 1, М) подключены соответственно ко вторым выходам дешиф ратора команды включени  того же канала, дешифратора команды отключени  того же канала, блока управлени  коммутацией того же канала, формировател  сигналов блокировки (-ГО канала и к третьему выходу формировател  сигналов блокировки i + 1-го канала, первый-третий входы блока управлени  коммутацией канала соединены соответственно со вторыми выходами дешифратора команды включени , дешифратора команды отключени  и с четвертым выходом форм.1ровател  сигналов блокировки того же канала, отличающеес  тем, что, с целью расширени  области применени  устройства, в него введена грзшпа блоков выбора канала ввода-вывода , а в каждый канал - блок задани  адреса канала ввода-вывода, причем первый-четвертый входы j-1o блока выбора канала вводавывода О 1, N) соединены соответственно с первым и вторым выходами j-1-го блока выбора канала ввода-вывода и с третьим и четвертым выходами i + 1-го блока выбора канала ввода-вывода, п тые вход и выход каж дого блока выбора канала ввода-выво}§в соединены с соответствующими входом и выходом вторых групп входов и выходов устройства , первый-третий входы блока задани  адреса канала ввода-вывода каждого канала соединены соответственно с п тым выходом бло ка управлени  сеансом св зи того же канала, с третьим и четвертым выходами первого блока выбора канала ввода-вывода, первый-третий выходы блока адреса канала ввода-вывода каждого канала соединены соответственно с п тым входом блока управлени  сеансом св зи того же канала, со вторым и первым входами первого блока выбора канала ввода-вывода , первый вход первого блока выбора канала ввода-вывода подключен к выходам вторых коммутаторов каналов, четвертьш выход первого Ьлока выбора канала ввода-вывода соединен со вторыми входами первых коммутаторов каналов. 2. Устротство по п. 1, о т л и ч а ю щ ее с   тем, что блок задани  адреса канала ввода-вьшода содержит формирователь адреса канала ввода-вывода, схему сравнени  адреса .канала ввода-вывода, узел контрол  адреса канала ввода-вьшода, коммутатор выдачи адреса канала ввода-вывода и узел угфавлени , причем первый, второй выходы блока и первы вход коммутатора выдачи адреса канала ввода вывода соединены соответственно с первым- третьим выходами узла управлени , первыйчетвертый входы которого подключены соответственно к первому, второму входам блока, к выходам схемы сравнени  адреса канала ввода-вывода и узла контрол  адреса канала ввода-вывода , выход коммутатора выдачи адреса канала ввода-вьшода подключен к третьему выходу блока, третий вход которого подключен ко входу узла контрол  адреса канала ввода-вьшода и к первому входу схемы сравнени  адреса канала ввода-вьшода, выход формировател  адреса канала ввода-вьшода соединен со вторыми входами схемы сравнени  адреса канала ввода-вывода и коммутатора выдачи адреса канала ввода-вьшода. 3. Устройство по п. 1, о т л н ч а ю щ ее с jit тем, что блок выбора канала вввдавывопа содержит формирователь адреса внешнего устройства, первую и вторую схемы сравнени , узел контрол  и адреса, три регистра, узел коммутации адреса канала ввода-вывода в первый регистр, узел коммутации адреса канала ввода-вьшода во второй регистр, дешифратор адреса канала ввода-вывода, узел анализа состо ни  внешнего устройства, шифратор ащжса канала ввода-вьшода, первый и второй коммутаторы , первый и второй узлы согласовани , причем первый выход первого коммутатора подключен к первьш входу и выходу блока, к первым входам второго коммутатора, первой схемы сравнени , узла коммутации адреса канала ввода-вывода во вторсж регистр, первого регистра, узла анализа состо ни  внешнего устройства, первого и второго узлов согласовани  и через узел контрол  адреса к первому входу узла коммутащш адреса канала ввода-вьшода в первый регистр , ко вторым входам узла коммутации адреса канала ввода-вьшода во второй регистр и первого узла согласовани , третьим и четвертым входами соединенного соответственно со вторым и третьим входами блока, а первымчетвертым выходами - соответственно со вторыми входами узла коммутации &дрес& канала ввода-вывода в пертый регистр и узла анализа состо ни , внешнего устройства и со втортм и третьим выходами блока, третий вход узла, анализа состо ни  внешнего устройства подключен к первому входу первого коммутатора и п тому входу блока, вторЫ) выход первого коммутатора соеданен с четвертыми входом ивыходом блока, выход формировател  адреса внешнего устройства соединен со вторыми входами второго узла согласовани  и первой схемы сравнени , выход которой подключен к третьему входу узла коммутации адреса канала ввода-вывода во вторсж регистр, и вторш выходы узла коммутации адреса канала ввода-вывода в первый регистр соединены 25 . соответственно со вторым входом первого регистра и с четвертым входом узла коммутации адреса канала ввода-вывода во второй регистр, первый выход которого подключен к первому входу второго регистре, выход первого регистра соединен с первым входом второй схемы (кюнени , со вторыми входами первого коммутатора , второго регистра и через дешифратор апресл канала ввода-вьшода с первым входом третьего регистра, выход второго регистра соединен с третыил входом первого коммутатора и со вторым входом второй схемы сравнени , четвертый-шестой входал узла анализа состо ни  внешнего устройства соединены соответственно с первыми выходами второй схемы сравнени , третьего регистра и второго узла соглаа ани , первый-п тый выходы узла анализа состо ни  внешнего устройства соединены соответственно с п тыми входами первого узла согласовани , узла коммутации адреса канала ввода-вывода во второй регистр, с четV вертым входом первого коммутатора, с третьим входом второго узла согласовани  и со BTOpbtM входом третьего регистра, второй выход которото через шифратор адреса канала ввода-вывода подключен к п тому входу первого коммутатора, второй выход узла коммутации ащреса канала ввода-вьгеода во второй регистр соединен с четвертым входом второго узла согласовани , второй выход которого под ключей к четвертому зьпору блока, второй выход второй схемы сравнени  соединен с шестым входом первого коммутатора и со вторым входом второго коммутатора, выход , которого подключен к п тому выходу блока. . Источники информации, прин те во внимание при экспертзе 1.Дроздов Е.А. и др. Электронные вычислительные машины единой системы. М., Машиностроение , 1976.
2. 2.Авторское свидетельство СССР М 664164, кл. G 06 F 3/04, 1976 (прототип).

   16

   yis

   8

   fa /

   JJ

   27

   .

   «Г -ret ImLjL 4W j- - $ j ТТ

   ffj

   117

   ...Х

   5н1лГ

   Wtf Jff6

   г-i

   1.12