SU858493A1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
SU858493A1
SU858493A1 SU802908308A SU2908308A SU858493A1 SU 858493 A1 SU858493 A1 SU 858493A1 SU 802908308 A SU802908308 A SU 802908308A SU 2908308 A SU2908308 A SU 2908308A SU 858493 A1 SU858493 A1 SU 858493A1
Authority
SU
USSR - Soviet Union
Prior art keywords
channel
transistor
region
drain
voltage
Prior art date
Application number
SU802908308A
Other languages
Russian (ru)
Inventor
В.Е. Галузо
Э.А. Матсон
Original Assignee
Минский радиотехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минский радиотехнический институт filed Critical Минский радиотехнический институт
Priority to SU802908308A priority Critical patent/SU858493A1/en
Application granted granted Critical
Publication of SU858493A1 publication Critical patent/SU858493A1/en

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

(54) ПОЛУПРОВОДНИКОВЫЙ ПРИБОР(54) SEMICONDUCTOR DEVICES

1 Изобретение относитс  к области полулроводниковой микроэлектроники,, в частности к трехэлектродным полупроводниковым приборам с отрицательной дифференциальной проводимостью, и может быть использовано в радиоэлектронной аппаратуре различного назначени , в частности в переключающих и логических схемах. Известен полупроводниковый прибор с . отрицательной дифференциальной проводимостью , содержащий три области р+-типа , область п -типа 1 3 . Недостатком его  вл етс  большое вр м  переключенк . Наиболее близким к предлагаемому по технической сущности  вл етс  полупроводн ковый прибор с отрицательной ди())ференциальной проводимостью, содержащий полупроводниковую подложку, в которой образованы полевые транзисторы один из которых имеет встроенный канал (7 област ми бтоков, истоков и каналов Г2 . Однако дл  такого прибора также ха рактерно большое врем  |Переключени , св занное с тем, что участок с отрицательной ди(})фереш1иальиой проводимостью вольтамперной характеристики на выходе получают за счет модул ции тока неосновных носите ей , зар да в базе, прогтекающего через канал, выходным напр ением , прикладываемым к коллектору, образующему с этим каналом р-п-переход . При этом переключение прибора из одного устойчивого состо ни  в другое происходит с задержкой, котора  вызвана расасыванием накопленных в приколлекторной области базы неосновных i носителей зар да (например, электронов в базе р-типа). Целью изобретени   вл етс  уменьшение времени переключени . Поставленна  цель достигаетс  тем, что в полупроводниковом приборе с отрицательной дифференциальной проводимостью, содержащем полупроводниковую подложку, . в которой образованы полевые транзис- горы, один из которых имеет встроенный канал с област ми стоков,истоков и канало область стока транзистора со встроенным каналом вьшолнена в форме колыю, внутренний диаметр KQiToporo не превьшает удвоенной ширины области пространственного зар да в подложке, а над каналом этого транзистора сформирован изолированный затвор, гальванически св занный с контактом к стоку второго транзистора , pacnono:ikeHHoro внутри области стока транзистора со встроенным каналом. На чертеже изображен предлагаемый полупроводниковый прибор. Прибор содержит полупроводниковую подложку 1, области истока 2, стока 3, канала 4, изолированный затвор 5 по левого транзистора со встроенным каналом; области истока 6, сТока 7, канал 8 другого полевого транзистора, электро ды 9 - 11 к соответствующим облас . т м. Полупроводниковый прибор работает следующим образом. Входное управл ющее напр жение прик ладываетс  плюсом к электроду 10 и ми нусом к электроду 9,а выходное напр жение питани  - плюсом к электроду 11 и минусом к электроду 9. Вначале при напр жении на электроде 10 вследствие того, что внутренний диаметр области стока 3, одновременно определ ющий диаметр области канала 8, не превыщает удвоенной ширины области пространстве ного зар да в подложке, т.е. область канала 8 сомкнута и с увеличением выхо ного напр жени  на выходе ток не по вл етс , ток на выходе равен нулю. При некотором положительном напр жении на электроде, смещающем р-п-переход стока 3 - подложка в пр мом направлении , в результате сужени  области пространственного зар да этого р-п-перехода область канала 8 открьгоаетс  и по нему течет выходной ток по депи электрод 11 - область стока 7 - област канала 8 - область истока 6 - электрод 9. В то же врем , поскольку р-п-переход область стока 3 - подложка смещает с  в пр мом направлении, то по депи электрод 10 - область истока 2 - область канала 4 - область стока 3 - область канала 8 - область стока 7, также течет ток. При этом величина напр жени , смещающего р-п-пережод области стока 3 - подложка в пр мом направлеНИИ , определ етс  напр жением, приклады ваемым к электроДу 10 области истока 2 и зависит от сопротивлени  канала 4, оторым область истока 2 соединена с областью стока 3. При увеличении выходного напр жени , рикладьюаемого к электродам 11 и 9, ток на выходе, протекающий от области истока 6 к области стока 7 через область канала 8, будет расти. Однако, следствие того, что электрод 11 области стока 7 гальванически св зан с изолированным затвором 5, рост выходного тока при некотором значении напр жени  на выходе замедл етс  и начинает падать. Это объ сн етс  тем,, что канал 4, сое дин ющий область стока 3 с областью истока 2, начинает обедн тьс  под действием положительного напр жени  на затворе, т.е. его сопротивление начинает расти и при некотором напр жении на выходе вообще закроетс . В свою очередь модул щш проводимости области канала выаьюает уменьщение, а при некотором выходном напр жении сведение к нулю пр мого напр жени  на р-ппереходе область стока 3 - подложка, а это вызывает расширение его области пространственного зар да, сужение и последующую отсечку канала 8. Так как в исходном состо нии при напр жении на р-п-переходе, равном нулю, область канала сомга1ута, выходной ток, начина  с некоторого напр жени  на выходе, начинает падать до своего нулевого значени  и на выходной вольтамперной характерис тике прибора по вл етс  участок с отрицательной дифференциальной проводимостью . При ступенчатом изменении входного управл ющего напр жени  на электроде 10 может быть получено семейство выходных вольтамперных характеристик прибора. Поскольку все токи в приборе обусловлены переносом основных носителей зар да, то в отличие от аналогичных пол Т1роводниковых приборов с отрицательной дифференциальной проводимостью процессы накоплени  и рассасывани  неосновных носителей зар да в предлагаемом приборе не происход т. Это позвол ет исключить задержку при переключении прибора, вы званную, процессом рассасывани  неосновных носителей зар да,, а следовательно, уменьшить врем  переключени  предлагаемого полупроводникового прибора с отрицательной дифференциальной проводимостью. Использование изобретени  позволит получить полупроводниковые устройства с отрицательной дифференциальной1 The invention relates to the field of semiconductor microelectronics, in particular, to three-electrode semiconductor devices with negative differential conductivity, and can be used in radio electronic equipment for various purposes, in particular in switching and logic circuits. Known semiconductor device with. negative differential conductivity, containing three regions of p + -type, region of n-type 1 3. The disadvantage of it is a large switching time. The closest to the proposed technical entity is a semiconductor device with negative di ()) potential conductivity, containing a semiconductor substrate in which field-effect transistors are formed, one of which has a built-in channel (7 areas of flux tubes, sources and G2 channels. However, for such the device is also characterized by a large switching time, due to the fact that the section with negative di (}) with the real conductivity of the current-voltage characteristic at the output is obtained by modulating the current of minor The output of the charge applied to the collector forming a pn junction with this channel in the base flowing through the channel is the transfer of the device from one steady state to another with a delay caused by the absorption of accumulated near the base of minority i carriers (for example, electrons in the p-type base). The aim of the invention is to reduce the switching time. The goal is achieved by the fact that in a semiconductor device with a negative differential conductivity, comprising a semiconductor substrate. in which field transis-mountains are formed, one of which has a built-in channel with drain areas, sources and a channel, the drain area of the transistor with a built-in channel is shaped like a kolyuya, the inner diameter of KQiToporo does not exceed the doubled width of the spatial charge region in the substrate, and above the channel This transistor is formed by an isolated gate, which is galvanically connected to the contact to the drain of the second transistor, pacnono: ikeHHoro, inside the drain area of the transistor with an integrated channel. The drawing shows the proposed semiconductor device. The device contains a semiconductor substrate 1, the area of the source 2, drain 3, channel 4, an isolated gate 5 on the left transistor with a built-in channel; source areas 6, current 7, channel 8 of another field-effect transistor, electrodes 9–11 to the corresponding regions. t m. Semiconductor device operates as follows. The input control voltage is added to the electrode 10 and the minus to the electrode 9, and the output voltage to the electrode 11 and minus to the electrode 9. First, when the voltage on the electrode 10 is due to the fact that the internal diameter of the drain area 3 that simultaneously determines the diameter of the channel 8 region does not exceed twice the width of the space charge region in the substrate, i.e. the channel 8 region is closed, and with an increase in the output voltage at the output current does not appear, the output current is zero. At a certain positive voltage on the electrode displacing the pn-junction of drain 3 - the substrate in the forward direction, as a result of narrowing the spatial charge region of this pn-junction, the region of channel 8 opens and the output current flows through it. - drain region 7 - channel 8 region - source 6 region - electrode 9. At the same time, since the pn-junction transition region 3 - the substrate shifts from in the forward direction, then by depot electrode 10 - source region 2 - region channel 4 - drain area 3 - channel 8 area - drain area 7, also flowing current. In this case, the voltage that biases the pn-overflow of the drain region 3 — the substrate in the forward direction is determined by the voltage applied to the 10 electrode of the source 2 region and depends on the resistance of channel 4, which the source 2 is connected to the drain region 3. As the output voltage applied to electrodes 11 and 9 increases, the output current flowing from the source area 6 to the drain area 7 through the channel 8 region will increase. However, due to the fact that the electrode 11 of the drain area 7 is galvanically connected to the insulated gate 5, the growth of the output current at a certain value of the output voltage slows down and begins to fall. This is due to the fact that the channel 4, which connects the area of the drain 3 with the area of the source 2, begins to be depleted under the action of a positive voltage across the gate, i.e. its resistance begins to grow and, at some output voltage, closes altogether. In turn, the modulated conduction region of the channel channel decreases and, at some output voltage, reduces the direct voltage at the p-junction to zero, the drain area 3 - the substrate, and this causes the expansion of its spatial charge region, contraction and subsequent cut-off of channel 8 Since in the initial state with a voltage at the pn-junction equal to zero, the channel region of the comma, the output current, starting from a certain voltage at the output, begins to fall to its zero value and at the output current-voltage characteristic and on a portion is a negative differential conductance. With a step change in the input control voltage at the electrode 10, a family of output current-voltage characteristics of the device can be obtained. Since all the currents in the device are due to the transfer of the main charge carriers, unlike the similar T1 conductor devices with negative differential conductivity, the accumulation and resorption of minority charge carriers in the proposed device does not occur. This eliminates the switching delay caused by , the process of resorption of minority carriers, and consequently, reduce the switching time of the proposed semiconductor device with a negative differential Qdim. The use of the invention allows to obtain semiconductor devices with negative differential

проБодимсютью с 1еныш1м временем переключени , что обеспечит повьпаение быстродействи  переключающих и логических схем на их основе.With each switching time of 1 switching time, which will ensure the speed of switching and logic circuits based on them.

Claims (2)

Формула изо е т е н и  Formula of e et e and Полупроводниковый прибор с отрицательной дифференциальной проводимостью, ю содержащий полупроводниковую подложку, в которой о ааованы полевые транзисторы , один из которых имеет встроенный канал с област ми стоков, истоков и ка« налов, отличающийс  тем, is что, .с целью уменьшени  времени пе- i реключени , область стока транзистораA semiconductor device with negative differential conductivity, containing a semiconductor substrate, in which field-effect transistors, one of which has an integrated channel with areas of sinks, sources, and channels, are characterized in that, in order to reduce the time i switch, transistor drain region юYu 5. ГТл 5. GTL kk У7777,U7777, со встроенным каналом выполнена в форме кольца, внутренний диаметр котр рого не превышает удвоенной ширины области пространственного зарада в подложквд а над каналом этого транзистора сформирован изолированный затвор , гальванически св занный с контактом к стоку второго транзистора, расположенногоwith a built-in channel made in the form of a ring, the internal diameter of which does not exceed twice the width of the area of spatial contamination in the substrate and above the channel of this transistor is formed an insulated gate, galvanically connected to the contact to the drain of the second transistor located внутри области стока транзистора соinside the drain region of the transistor встроенным каналом.built-in channel. Источники информации, прин тые Во внимание при- этвпнврггизеSources of information taken into account when taking this into account 1.Патент США М 4032961, кл. 357-57, опубгеик. 1976.1. US Patent M 4032961, cl. 357-57, pubgek. 1976. 2.Авторское свидетельство СССР NO 633395, кл. Н О1 1, 27/О4, 1978 (прототип).2. USSR author's certificate NO 633395, cl. H O1 1, 27 / O4, 1978 (prototype). пP у/////л/ Iu ///// l / i
SU802908308A 1980-04-08 1980-04-08 Semiconductor device SU858493A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802908308A SU858493A1 (en) 1980-04-08 1980-04-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802908308A SU858493A1 (en) 1980-04-08 1980-04-08 Semiconductor device

Publications (1)

Publication Number Publication Date
SU858493A1 true SU858493A1 (en) 1982-12-15

Family

ID=20888990

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802908308A SU858493A1 (en) 1980-04-08 1980-04-08 Semiconductor device

Country Status (1)

Country Link
SU (1) SU858493A1 (en)

Similar Documents

Publication Publication Date Title
US3356858A (en) Low stand-by power complementary field effect circuitry
US4866495A (en) High power MOSFET and integrated control circuit therefor for high-side switch application
US5191395A (en) Mos type semiconductor device with means to prevent parasitic bipolar transistor
CN108447913B (en) LDMOS device integrated with Schottky diode
JPS55148464A (en) Mos semiconductor device and its manufacture
JP2809253B2 (en) Injection control type Schottky barrier rectifier
JPH0371773B2 (en)
US20240145548A1 (en) Trench Type Silicon Carbide MOSFET Structure and Preparation Method Thereof
US4881119A (en) Semiconductor devices
US20200105913A1 (en) Gate Extraction and Injection Field Effect Transistors and Method for Controlling Its Channel Carrier Amount
JP2738528B2 (en) Hybrid Schottky injection field effect transistor
JPS63141375A (en) Insulated gate field effect transistor
US3999207A (en) Field effect transistor with a carrier injecting region
US20050029581A1 (en) Field-effect-controllable semiconductor component and method for producing the semiconductor component
SU858493A1 (en) Semiconductor device
KR19990006170A (en) Horizontal bipolar field effect transistor and method of manufacturing same
RU2230394C1 (en) Bipolar combined-gate field-effect transistor
Nishizawa Junction field-effect devices
KR100396151B1 (en) Metal-insulator-semiconductor field-effect transistor
JPS62291179A (en) Double diffused mosfet
US4811063A (en) JMOS transistor utilizing polysilicon sinks
WO2021148383A1 (en) Superjunction transistor device
SU786748A1 (en) Multiple-collector transistor structure
JPS61104668A (en) Negative resistance element
GB1602984A (en) Integrated semiconductor circuit