SU858012A1 - Антилогарифмический преобразователь - Google Patents

Description

(54) АНТИЛОГАРИФМИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относитс  к устройствам функционального преобразовани  сигналов, в частности к устройствам преобразовани  сигналов по экспоненциальному закону, и может быть испол зовано в вычислительных машинах. Известен антилогарифмический функ циональный преобразователь, содержащ генератор импульсов и КС-цепь, соеди ненную через диод с источником напр  жени  зар да и через управл емый ключ - со сглаживающим фильтром, бло вычитани , входы которого подключены к источнику и к генератору импуль сов, и дополнительный управл емый ключ, через который резистор КС-цепи св зан с шиной нулевого потенциала, причем управл ющий вход дополнительного ключа соединен с выходом блока вычитани , а управл ющий вход первого ключа - с выходом генератора импульсов t4 . Недостаток - пониженна  точность из-за паразитного разр да конденсато RC-цепи через сопротивление закрытого диода и низкое быстродействие, обусловленной наличием сглаживающего фильтра на выходе. Наиболее близким к предложенному  вл емс  антилогарифмический преобра ователь, содержащий стабилизатор амплитуды опорных импульсов, ренераор линейного напр жени , дифференциальный усилитель, первый формь ватель зкспоненциального напр жени , первую и вторую схемы сравнени , первый элемент И, зар дный и разр дный ключи, первый, второй, третий и четвертый ключи, выход зар дного ключа соединен с входом первого формировател  зкспоненциального напр жени ,овыход которого подключен к входу разр дного ключа, выход генератора линейного напр жени  присоединен к первому входу первой схемы сравнени , пр мой выход которого соединен с первым входом первого элемента И, выход которого подключен к управл ющему входу зар дного ключа, выход второй схемы сравнени  присоединен к входу стабили-, затора амплитуды опорных импульсов С2. Недостатком этого устройства также  вл етс  низка  точность работы. Цель изобретени  - повышение точности работы. Поставленна  цель достигаетс  тем, что в известный антилогарифмический преобразователь введены амплитудный модул тор, интегратор, инвертор, элемент ИЛИ, второй, третий и четвертый элементы И, второй формирователь экспоненциального напр жени  и дополнительные зар дный и разр дный ключи, треть  схема срав нени , выход амплитудного модул тора соединен с вторым входом первой схемы сравнени , инверсный выход ко .торой подключен к первому входу второго элемента И, выход которого присоединен к управл ющему входу дополнительного зар дного ключа, выход которого подключен к входу второго формировател  экспоненциальн го напр жени , выход стабилизатора амплитуды опорных импульсов соединен с первыми входами амплитудного модул тора второй схемы сравнени , третьего элемента И, с входом первого ключа, с управл ющим входом-четве того ключа и инвертирующим входом дифференциального усилител , выход которого подключен к входу интеграто первый вход третьей схемы сравнени  присоединен к шине нулевого потенциала , выход интегратора соединен с вторыми входами второй и третьей схем сравнени , выход первого ключа присоединен к входам второго ключа и генератора линейного напр жени , к в ходу которого подключен выход второг ключа, выход третьей схелнсрайнени  соединен с вторыми входами первого и третьего элементов И, инверсный вы ход стабилизатора амплитуды опорных импульсов подключен к второму входу амплитудного модул тора, к первому входу четвертого элемента И, к входа зар дного ключа и дополнительного зар дного ключа и к управл ющему входу третьего ключа, выход второго формировател  экспоненциального напр жени  соединен с входами третьего ключа и дополнительного разр дного ключа, выход которого присоединен к выходу разр дного ключа и к шине, нулевого потенциала, инверсный выход третьей схемы сравнени  соединен с вторыми входами второго и четвертого элементов И, выход третьего элемента И подключен к управл ющему входу дополнительного разр дного ключа и к первому входу элемента ИЛИ, второй вход которого присоединен к -выходу четвертого элемента Ник управл ющему входу разр дного ключа, выход элемента ИЛИ соединен с входЬм инвертора и управл ющим входом первого ключа, выход инвертора подключен к управл кадему входу второго ключа, третий вход амплитудного модул тора  вл етеjf входом антилогарифмического преобразовател , выходы третьего и четвертого ключей присоединены к леинвертирующему входу дифференциального усилител , вход четвертого ключа соединен с выходом первого форми ровател  экспоненциального напр жени выход стабилизатора амплитуды опорных импульсов  вл етс  выходом антилогарифмического преобразовател . На фиг.1 изображена функциональна  схема предложенного антилогарифмического преобразовател  на фиг.2.напр жени , действующие в преобразователе . Преобразователь содержит амплитудный модул тор 1, интегратор 2, генератор 3 линейного напр жени , первую 4, вторую 5 и третью 6 схекы сравнени , стабилизатор 7 амплитуды опорных импульсов, первый 8, второй 9 третий 10 и четвертый 11 ключи, зар дный 12 и разр дный 13 ключи, дополнительные зар дный 14 и разр дный 15 ключи, первый 16 и второй 17 формирователи экспоненциального напр жени , дифференциальный усилитель 18, первый 19, второй 20, третий 21 и четвертый 22 элементы И, элемент ИЛИ 23, инвертор 24, вход 25 и выход 26 антилогарифмического преобразовател , шина 27 нулевого потенциала. На фиг.2 изображены напр жени ; интегратора 2, а - стабилизатора 7 амплитуды опорных импульсов , б - генератора 3 линейного напр жени , б - амплитудного модул тора 1, в - первой схемы 4 сравнени , г - третьей схемы 6 сравнени , д - первого элемента И 19, е - третьего элемента И 22, ж - первого формировател  16 экспоненциального напр жени , 3 - второго элемента И 20, и - третьего элемента И 21, к - второго формировател  17 экспоненциального напр жени , л - дифференциального усилител  18. Рассмотрим работу устройства, начина  с момента времени t (фиг.2). В этот момент с выхода интегратсчза 2 снимаетс  положительное напр жение- (фиг.2а),а на выходе второй схемы 5 сравнени  и стабилизатора 7 амплитуды опорных импульсов устанавливаетс  отрицательное напр жение, так как выходное напр жение интегратора 2 подано на инвертирующий вход второй схемы 5 сравнени , на. первый вход которой подаетс  отрицательное напр жение с выхода блока 7, то на выходе амплитудного модул тора 1 устанавливаетс  положительное напр жение, первый ключ 8 размыкаетс , а второй ключ 9 замыкаетс , в результате чего на выходе генератора 3 линейного напр жени  устанавливаета  нулевой потенциал (фиг. 26) . Так как на второй вход первой схемы 4 сравнени  подаетс  положительное напр жение с выхода амплитудного модул тора 1, а на первый вход - нулевой потенциал с выхода генератора 3 линейного напр жени , то на ее выходе устанавливаетс  положительное напр жение, а на инверсном - отрицательное (на фиг.2в показана диаграмма напр жений, снимаемых с п мого выхода) . На второй вход третьей схемы 6 сравнени  подаетс  положительное напр жение с выхода интегратора 2, а ее первый вход соединен с шиной 2 нулевого потенциала, следовательно, на выходе третьей схемы б сравнени  имеетс  отрицательный потенциал (фиг.2г), а на инверсном - положите ный. В момент времени t (фиг.2) зар  ный ключ 12 разомкнут нулевым потен циалом с выхода первого элемента И 19 (фиг.2д), так как на его входах действуют отрицательный потенциал с выхода третьей схемы 6 сравнени  (фиг.2г) и положительный потенциал с выхода первой схемы 4 сравнени  (фиг.2в). Разр дный ключ 13 также находитс  в разомкнутом состо нии, так как на входах четвертого элемента И 22 действуют положительные сигналы с инверсных выходов третьей схемы 6 сравнени  и стабилизатора 7 амплитуды опорных импульсов (фиг.2е). Дополнительный зар дный ключ 14 разомкнут нулевым потенциалом с выхода второго элемента И 20 (фиг.2з) на входах которого действуют отрица тельный потенциал с инверсного выхо да первой, схемы 4 сравнени  и поло.жительный потенциал с выхода третьей cxeNbJ 6 сравнени . Дополнительный разр дный ключ 15 замкнут отрицательным потенциало с выхода третьего элемента И 21 (фиг.2и), на входах которого действуют отрицательные потенциалы с пр мых выходов третьей cxejvw 6 срав нени  (фиг.2г) и стабилизатора 7 ам плитуды опорных импульсов (фиг.2а) Первый ключ 8 разомкнут нулевым потенциалом, снимаемым с выхода эле мента ИЛИ 23, а второй ключ 9 замкнут отрицательным потенциалом с ил да инвертора 24. Четвертый ключ 11 замыкаетс  отрицательным потенциало с выхода стабилизатора 7 амплитуды опорных импульсов (фиг.2а), а третий ключ 10 замыкаетс  положительным потенциалом с его инверсного выхода. Таким образом, к неинвертирующему входу дифференциального усилител  18 оказываетс  приложенным отрицательное напр жение, снимаемое с выхода первого формировател  16 экс поненциального напр жени  (фиг.2ж) , к инвертирующему входу дифференциального усилител  18 приложено отрицательное напр жение с выхода стаби лизатора 7 амплитуды опорных импуль сов. Под действием положительного н.ап о жени , поступающего на вход интег ратора 2, последний вырабатывает линейно спадающее напр жение (фиг.2а11, В момент t (фиг.2) уровень напр жени  интегратора 2 снижаетс  до нул . При этом срабатывает треть  схема б сравнени ,переход  иэ одного устойчивого состо ни  в другое и мен   пол рность напр жени  на своих выходах (фиг.2г) на противоположную. В результате этого оба сигнала на входах схемы второго элемента И 20 станов тс  отрицательными и вырабатывают замыкающий сигнал (фиг.2з) дл  дополнительного зар дного ключа 14, который замыкает цопь зар да . второго формировател  17 экспоненциального напр жени  от положительного напр жени , снимаемого с инверсного выхода стабилизатора 7 амплитуды опорных импульсов. . Кроме того, в момент времени t первый ключ 8 замыкаетс  отрицательным потенциалом с выхода элемента ИЛИ 23, а второй ключ 9 размыкаетс  нулевым потенцисшом инвертора 24. Благодар  этому генератор 3 линейного напр жени  начинает вырабатывать линейно нарастающее напр жение, которое в момент времени t сравниваетс  с положительным напр жением с выхода амплитудного модул тора 1 (фиг.26), в результате чего срабатывает перва  схема 4 сравнени , мен   пол рность своих выходных сигналов на противоположную. В результате срабатывани  первой сх.емы 4 сравнени  на вход второго элемента И 20 с инверсного выхода первой схемы 4 сравнени  подаетс  положительное напр жение, при этом второй элемент И 21 формирует на выходе нулевой потенциал и дополнительный зар дный ключ 14 размлкаетс  (фиг.2з), фиксиру  определенное напр жение второго формировател  17 экспоненциального напр жени  (фиг.2к). В момент Ьремени t3 (фиг.2) значение линейно спадающего напр жени  интегратора 2 достигает равенства с опорным напр жением (фиг.2а). При этом втора  схема 5 сравнени  лавинообразно переходит из одного устойчивого состо ни  в другое, мен   пол рность напр жени  на выходах стабилизатора 7 аг«тлитуды импульсов. При этом на его выходе устанавливаетс  положительный потенциал (фиг.2а), а на инверсном - отрицательный. - После опрокидывани  второй схекы 5 сравнени  начинаетс  следующий цикл преобразоваши , при этом в результате изменени  лол рности управл ющих сигналов, снимаемых с выходов стабилизатора 7 амплитуды опорных импульсов на входах амплитудного модул тора 1, на его выходе устанавливаетс  отрицательное напр жение, равное входному напр жению (фиг.26). Разр дный ключ 13 замыкаетс , обнул  

первый формирователь 16 экспоненциального напр жени .Первый ключ 8 размыкаетс , а второй ключ 9 aaivwкаетс , в результате чего генератор 3 линейного напр жени  также приводитс  в исходное нулевое состо ние (фиг, 26), Четвертый ключ И раз№лкаетс  положительным сигналом с выхода стабилизатора 7 амплитуды опорных импульсов (фиг.2а), а третий ключ 10 замыкаетс  отрицательным напр жением с его инверсного выхода в результате к неинвертирующему входу оказываетс  приложенным положительное напр жение, зафиксированное первом палупериоде преобразовани  на выходе второго формировател  17

экспоненциального напр жени  (фиг.2к К инвертирующему входу дифференциального усилител  18 в этот момент прикладываетс  положительное напр же ние с пр мого выхода стабилизатора 7 амплитуды опорных импульсов. На выходе дифференциального усилител  18 формируетс  отрицательное напр жение (фиг,2л), под действием которого интегратор 2 начинает формировать линейно нарастающее напр жение {фиг.2а) ,

В момент времени t4. (фиг.2) напр жение на выходе интегратора 2 вновь достигает нулевого уровн , при этом опрокидываетс  треть  схема 6 сравнени , мен   пол рность напр жени  на своих выходах (фиг,2г). Благодар  этому первый элемент И 19 вырабатывает отрицательное напр жение .. (фиг.2д) , зальакающее зар дный ключ 1 Четвертый элемент И 22 вырабатывает нулевой потенциал (фиг,2е), в результате чего первый ключ 8 замыкаетс  а второй ключ 9 размыкаетс  и на

выходе генератора 3 линей ого напр жени  под действием положительного напр жени  с выхода стабилизатора 7 амплитуды опорных импульсов по вл етс линейно спадающее напр жение (фиг,26

В момент времени 1(фиг,2) линейно спадающее напр жение сравниваетс  с отрицательным уровнем входного напр жени , при этом опрокидываетс  перва  схема 4 сравнени  (фйг,2в), в результате чего первый элемент И 1 вырабатывает нулевой потенциал, размыкающий зар дный ключ 12,

В момент времени t напр жение на выходе интегратора 2 достигает уровн , при котором втора  cxef-a 5 сравнени  опрокидываетс  (фиг,2а), преобразователь возвращаетс  в исходное состо ние (рассмотренное- дл  момента t --i) ; таким образом заканчиваетс  полный период Т колебаний преобразовател . Далее в преобразователе происход т автоколебательные процессы , аналогичные описанным выше.

Период колебаний на выходе 26 антилогарифмического преобразовател  равен

Т-4Г )4tr/ra)

(1)

Де Sj - посто нна  времени интегратора 2 ; и - значение напр жени  на вход

.25;

Up - значение опорного напр жени  с инверсного выхода блока 7J

Jr. - посто нна  времени генератора 3 линейного напр жени ; Щ - посто нна  времени формирователей 16 и 17 экспоненциального напр жени . Амплитуда импульсов с выхода дифференциального усилител  18 равна

(ивх/ио)-(Гг/Гд)

и.

(2)

Технико-экономическим преимуществом предлагаемого изобретени  перед известными преобразовател ми  вл етс  повышение точности благодар  практически полной компенсации погрешности (обусловленной смещением порогов срабатывани  схем сравнени ) так как в нем в течение периода колебаний сравнение напр жений на всех схемах сравнени  происходит при подходе линейно измен ющего напр жени  снизу и сверху. При этом погрешности Ксисдого из полупериодов имеют при абсолютном раивенстве значений противоположные знаки и при сложении взаимно уничтожаютс . Таким образом , период колебаний не зависит от дрейфа напр жени  смещени .

Claims (2)

1. Формула изобретени 

   Антилогарифмический преобразователь , содержащий стабилизатор амплитуды опорных импульсов, генератор линейного напр жени , дифференциальный усилитель, первый формирователь экспотенциального напр жени , первую и вторую схекы сравнени , первый элемент И, зар дный и разр дный ключи , первый, второй, третий и четвертый ключи, гаыход зар дного ключа соединен со входом первого формировател  экспоненциального напр жени , выход которого подключен к входу разр дного ключа, выход генератора линейного напр жени  присоединен к первому входу первой схемы сравнени , пр мой которой соединен с первым входом первого элемента И/ выход которого подключен к управл ющему входу зар дного ключа, выход второй схемы сравнени  присоединен к входу стабилизатора амплитуды опорных импульсов, о т л и ч а ющ и и с   тем, что, с целью повышени  точности работы, в него введены амплитудный модул тор, интегратор, инвертор, элемент ИЛИ, второй, третий и четвертый элементы И, второй формирователь экспоненциального нап р жени  и дополнительные зар дный и раэр дный ключи, треть  схема сравнени , выход амплитудного модул тора соединен с вторым входом первой схемы сравнени , инверсный выход которой подключен к первому входу второго элемента И, выход которого присоединен к управл ющему входу дополнительного зар дного ключа, выход которого подключен к входу второго формировател  экспоненциаль ного напр жени , выход стабилизатор амплитуды опорных импульсов соедине с первыми входами амплитудного модул тора , второй схемы сравнени , третьего элемента И, с входом перво го ключа, с управл ющим входом четвертого ключа и инвертирующим входо дифференциального усилител , выход которого подключен к входу интегратора , первый вход третьей сх&ла сра нени  присоединен к шине нулевого потенциала, выход интегратора соеди нен с вторыми входами второй и трет ей схем сравнени , выход первого ключа присоединен к входам второго ключа и генератора линейного напр ж ни , к выходу которого подключен выход второго ключа, выход третьей схемы сравнени  соединен с вторыми входами первого и третьего элементо И, инверсный выход стабилизатора амплитуды опорных импульсов подключен к второму входу амплитудного мо л тора, к первому входу четвертого элемента И, к входам зар дного ключ и дополнительного зар дного ключа и к управл ющему входу третьего ключа , выход второго формировател  экспотенциального напр жени  соединены с входами третьего ключа и дополнительного разр дного ключа,выход которого присоединен к выходу разр дного ключа и к шине нулезого потенциала, инверсный выход третьей схемы сравнени  соединен с вторыми .входами второго и четвертого элементов И, выход третьего элемента И подключен к управл ющему входу дополнительного разр дного ключа и к первому входу элемента ИЛИ, второй вход которого присоединен к .выходу четвертого элемента Ник управл ющему входу разр дного ключа, выход элемента ИЛИ соединен с входом инвертора и управлжощим входом первого ключа, выход инвертора подключен к управл ющему входу второго ключа, третий вход амплитудного модул тора  вл етс  входом антилогарифмического преобразовател , выходы третьего и четвертого ключей присоединены к неинвертирующему входу дифференциального усилител , вход четвертого ключа соединен с выходом первого формировател  экспоненциешьного напр жени , выход стабилизатора амплитуды опорных импульсов  вл етс  выходом антилогарифмического преобразовател .. Источники информации, прин тые во внимание при экспертизе 1 Авторское свидетельство СССР .304575, кл. G 06 G 7/24, 1970.
2. 2. Авторское свидетельство СССР 444207, кл, G 06 G 7/24, 1972 (прототип ).