SU843270A1

SU843270A1 - Frequency shift compensating device

Info

Publication number: SU843270A1
Application number: SU792824203A
Authority: SU
Inventors: Борис Сергеевич Данилов; Вячеслав Вульфович Орлов
Original assignee: Предприятие П/Я Р-6609
Priority date: 1979-09-27
Filing date: 1979-09-27
Publication date: 1981-06-30

Description

(54) УСТРОЙСТВО КОМПЕНСАЦИИ СДВИГА ЧАСТОТ(54) DEVICE OF COMPENSATION OF SHIFT OF FREQUENCIES

II

Изобретение относитс к радиотехнике и другим област м, св занным с приемом модулированных сигналов данных, передаваемых по каналам тональной частоты и, в частности, с приемом сигналов данных, имеющих двухпозиционную амплитудную и относительную фазовую модул цию с одной частично подавленной боковой полосой частот , и может быть использовано совместно с узлом выделени несущего колебани дл получени несущего колебани с компенсацией сдвига частот, вносимого каналом тональной частоты.The invention relates to radio engineering and other areas associated with the reception of modulated data signals transmitted over channels of the tonal frequency and, in particular, with the reception of data signals having two-way amplitude and relative phase modulation with one partially suppressed sideband, and can to be used in conjunction with a carrier oscillating node to obtain a carrier oscillation with frequency shift compensation introduced by the tone frequency channel.

Известно устройство компенсации сдвига частот, содержащее последовательно соединенные коммутирующий реверсивный счетчик, преобразователь, первый блок добавлени -вычитани , первый делитель частоты , второй блок добавлени -вычитани , второй делитель частоты, фазовый дискриминатор , первый усредн ющий реверсивный счетчик, соединенный со вторым усредн ющим реверсивным счетчиком и вторым блоком добавлени -вычитани 1.A device for compensating the frequency shift is known, comprising a series-connected switching reversible counter, a converter, a first addition-subtracting unit, a first frequency divider, a second addition-subtracting unit, a second frequency divider, a phase discriminator, a first averaging reversing counter, connected to the second averaging reversing a counter and a second addition-subtracting unit 1.

Недостатком известного у гтройства компенсации сдвига частот вл етс большое врем , необходимое дл достижени компенсации сдвига частот.A disadvantage of the known frequency shift compensation device is the long time required to achieve the frequency shift compensation.

Цель изобретени - уменьшение времени , необходимого дл достижени компенсации сдвига частот.The purpose of the invention is to reduce the time required to achieve offset compensation.

Поставленна цель достигаетс тем, что в устройство компенсации сдвига частот, содержащее последовательно соединенные первый коммутирующий реверсивный счетчик , преобразователь, первый блок добавлени -вычитани , первый делитель частоты, второй блок добавлени -вычитани , второй делитель частоты, фазовый дискриминатор, первый усредн ющий реверсивный счетчик, соединенный со вторым усредн ющим реверсивным счетчиком и вторым блоком добавлени -вычитани , введены второй коммутирующий реверсивный счетчик, два элемента Запрета, четыре элемента И и блок обнулени , выход которого соединен с соответствующими входами первого и второго коммутирующих реверсивных счетчиков, выходы второго коммутирующего реверсивного счетчика соединены с соответствующими входами преобразовател , первые входы первого и второго элементов И соединены с выходами первого усредн ющего реверсивного The goal is achieved by the fact that in a frequency shift compensation device comprising a first switching reversible counter connected in series, a converter, a first addition-subtracting unit, a first frequency divider, a second addition-subtracting unit, a second frequency divider, a phase discriminator, the first averaging reversible counter connected to the second averaging reversible counter and the second addition / subtraction unit, a second commutation reversing counter, two prohibition elements, four el ment and zeroing unit and whose output is connected to the respective inputs of the first and second switching reversible counters, the outputs of the second switching down counter connected to respective inputs of the converter, the first inputs of first and second AND gates connected to outputs of the first averaged reversing guide

счетчика, второй вход первого элемента И соединен с первым входом первого элемента Запрета и выходом третьего элемента И, входы которого объединены с соответствующими выходами первого коммутирующего реверсивного счетчика и входами преобразовател , второй вход второго элемента И соединен с первым входом второго элемента Запрета и выходом четвертого элемента И, входы которого объединены с другими выходами первого коммутирующего реверсивного счетчика и входами преобразовател , выходы первого и второго элементов И соединены с другими входами второго коммутирующего реверсивного счетчика, а вторые входы элементов Запрета соединены с соответствующими выходами второго усредн ющего реверсивного счетчика, а выходы элементов Запрета подключены к другим входам первого коммутирующего реверсивного счетчика.counter, the second input of the first element And is connected to the first input of the first element of the Ban and the output of the third element And whose inputs are combined with the corresponding outputs of the first switching reversing counter and inputs of the converter, the second input of the second element And is connected to the first input of the second element of the Ban and the output of the fourth element And, the inputs of which are combined with other outputs of the first switching reversible counter and inputs of the converter, the outputs of the first and second elements of AND are connected to another and the inputs of the second switching reversible counter, and the second inputs of the Prohibition elements are connected to the corresponding outputs of the second averaging reversing counter, and the outputs of the Prohibition elements are connected to the other inputs of the first switching reversible counter.

На чертеже представлена структурна схема предложенного устройства.The drawing shows a block diagram of the proposed device.

Устройство компенсации сдвига частот содержит фазовый дискриминатор 1, два делител 2 и 3 частоты, два блока 4 и 5 добавлени -вычитани , два коммутирующих реверсивных счетчика 6 и 7, преобразователь 8, два усредн ющих реверсивных счетчика 9 и 10, два элемента 11 и 12 Запрета, четыре элемента И 13, 14, 15 и 16 и блок 17 обнулени .The device for compensating the frequency shift contains phase discriminator 1, two dividers 2 and 3 frequencies, two blocks 4 and 5 of addition and subtraction, two commuting reversing counters 6 and 7, a converter 8, two averaging reversing counters 9 and 10, two elements 11 and 12 The ban, the four elements And 13, 14, 15 and 16 and block 17 zero.

Устройство работает следующим образом.The device works as follows.

В основе предложенного устройства компенсации сдвига частот лежит комбинированна система синхронизации, состо ща из статического и астатического звеньев. Дифференциалы переходов через нуль принимаемого сигнала в виде узких импульсов поступают на вход фазового дискриминатора 1, где они сравниваютс по фазе с пр моугольным колебанием, снимаемым с выхода делител 2 частоты. Импульсы с выхода фазового дискриминатора 1 после усреднени реверсивным счетчиком 9 следуют на входы блока 4 добавлени -вычитани . Выбор соответствующих величин коэффициента делени делител 2 частоты и емкости реверсивного счётчика 9 обеспечивает устойчивую автоподстройку частоты колебани на выходе делител 2 частоты под частоту 2 (t± Af), где f - частота несущего колебани , Af - сдвиг частот в канале тональной частоты.The proposed shift compensation device is based on a combined synchronization system consisting of static and astatic links. The differentials in the zero transitions of the received signal in the form of narrow pulses arrive at the input of the phase discriminator 1, where they are compared in phase with the square-wave oscillation taken from the output of the splitter 2 frequency. The pulses from the output of the phase discriminator 1 after averaging by the reversible counter 9 follow to the inputs of the add-subtracting unit 4. The selection of the appropriate values of the division factor of the divider 2 frequency and the capacity of the reversible counter 9 provides a stable auto-tuning of the oscillation frequency at the output of the divider 2 frequency to frequency 2 (t ± Af), where f is the frequency of the carrier oscillation, Af is the frequency shift in the tone frequency channel.

Выходные сигналы реверсивного счетчика 9 после дополнительного усреднени реверсивным счетчиком 10 управл ют работой коммутирующих реверсивных счетчиков б и 7, св занных с преобразователем 8. Последний, в зависимости от кода, записанного в реверсивные счетчики 6 и 7, вырабатывает импульсные сигналы, поступающие на входы блока 5 добавлени -вычитани , св занного через делитель 3 частотыThe output signals of the reversible counter 9 after additional averaging by the reversible counter 10 control the operation of the commutating reversible counters b and 7 associated with the converter 8. The latter, depending on the code recorded in the reversible counters 6 and 7, produces pulsed signals at the inputs of the block 5 additions - subtractions connected through a divider 3 frequencies

с блоком 4 добавлени -вычитани . Частота следовани этих сигналов находитс в диапазоне О - AfF/2 f, , где F- частота следовани высокочастотных импульсов, поступающих от задающеющего генератора на вход блока 5 добавлени -вычитани . Указанные импульсные сигналы поступают также на выходы предлагаемого устройства и используютс дл компенсации сдвига частоты при выделении несущего колебани .with block 4 add-read. The frequency of these signals is in the range O-AfF / 2 f, where F is the frequency of the high-frequency pulses coming from the master oscillator to the input of the addition-subtraction unit 5. These pulsed signals are also fed to the outputs of the proposed device and are used to compensate for the frequency shift when a carrier oscillation is detected.

Сигнал ускоренной подстройки частоты вырабатываетс при установке всех разр дов коммутирующего реверсивного счетчика 6 в «1 или «О, что соответствует сдвигу частот, превышающему 1 Гц. Сформированный таким образом сигнал ускоренной подстройки поступает на управл ющий вход соответствующего элемента 11, 12 Запрета и вход элементов И 13 и 14. При этом сигнал с соответствующего выхода усредн ющего реверсивного счетчика 9, мину The accelerated frequency control signal is generated when all bits of the switching reversing counter 6 are set to "1 or" O, which corresponds to a frequency shift exceeding 1 Hz. The accelerated trim signal thus generated is fed to the control input of the corresponding element 11, 12 of the interdiction and the input of the elements 13 and 14. At the same time, the signal from the corresponding output of the averaging reversing counter 9, mine

усредн ющий счетчик 10 и коммутирующий реверсивный счетчик 6, следует на соответствующий продвигающий вход коммутирующего реверсивного счетчика 7, т. е. сигнал с выхода усредн ющего реверсивного счетчика 9 без дополнительного усреднени поступает на вход коммутирующего реверсивного счетчика 7, управл ющего старщими разр дами преобразовател 8, в результате чего достигаетс ускоренна компенсаци сдвига частоты. После компенсации сдвига The averaging counter 10 and the switching reversing counter 6 should be sent to the corresponding pushing input of the switching reversing counter 7, i.e. the signal from the output of the averaging reversing counter 9 without additional averaging will be fed to the input of the switching reversing counter 7 that controls the high-order transducer 8 resulting in accelerated frequency shift compensation. After offset compensation

0 частот до величины, не превышающей 1 Гц, прекращаетс формирование сигнала ускоренной подстройки частоты и управл ющий сигнал с соответствующего выхода реверсивного счетчика 9 поступает через реверсивный счетчик 10 и соответствующий элемент 11,12 Запрета на соответствующий вход коммутирующего реверсивного счетчика 6. При этом обеспечиваетс максимально возможное усреднение управл ющих сигналов, а компенсаци сдвига частот происходит с0 frequencies to a value not exceeding 1 Hz, the formation of the accelerated frequency control signal stops and the control signal from the corresponding output of the reversible counter 9 is fed through the reversible counter 10 and the corresponding element 11,12 Barring to the corresponding input of the switching reversing counter 6. At the same time the possible averaging of the control signals, and the offset compensation occurs with

0 точностью до младшего разр да преобразовател 8, т. е. обеспечиваетс точна компенсаци сдвига частоты.0 accuracy to the least significant bit of the converter 8, i.e., the frequency shift is accurately compensated.

При включении питающих напр жений блок 17 вырабатывает единичный импульсный сигнал небольщой длительности. Этот сигнал производит начальную установку разр дов коммутирующих реверсивных счетчиков 6 и 7, при которой с вы;(одов преобразовател 8 поступают импульсы с частоJJ той следовани , близкой к нулю. При этом в предельном случае разность частот, подлежаща компенсации, будет приблизительно равна Д.When powering up the power supply unit 17 generates a single pulse signal of short duration. This signal produces the initial setting of the bits of the switching reversible counters 6 and 7, at which from you; (transducer 8 receives pulses from the frequency following close to zero. At the same time, in the limiting case the frequency difference to be compensated will be approximately equal to D.

Claims

The application of the proposed invention will reduce the time required to achieve compensation of the frequency shift and thereby increase the efficiency of data transmission. The invention Shifting compensation device, comprising a serially connected first switching reversible counter, converter, first addition-subtracting unit, first frequency divider, second addition-subtracting unit, second frequency divider, phase discriminator, first averaging reversing counter, connected to the second an averaging reversible counter and a second addition-subtracting unit, characterized in that, in order to reduce the time to compensate for the frequency shift, a second comm a reversing counter, two prohibition elements, four I elements and a zeroing unit, the output of which is connected to the corresponding inputs of the first and second commutating reversible meters the averaging reversible counter, the second input of the first element I is connected to the first input of the first element of the prohibition and the output of the third element I, whose inputs combined with the corresponding outputs of the first switching reversible counter and converter inputs, the second input of the second element And is connected to the first input of the second Ban element and the output of the fourth element And, the inputs of which are combined with other outputs of the first switching reversible counter and inputs of the converter And the outputs of the first and second elements And connected to the other inputs of the second switching reversing counter, and the second inputs of the elements of the Ban are connected to the corresponding outputs of the second averaging reversible counter, and the outputs of the Inhibit elements are connected to other inputs of the first commutating reversing counter. Sources of information taken into account in the examination 1. Martynov EM. Synchronization in systems for the transmission of discrete messages. M., “Holy, 1972, p. 87 (prototype).