SU843268A1 - Приемопередатчик двоичных сигналов - Google Patents

Description

(54) ПРИЕМОПЕРЕДАТЧИК ДВОИЧНЫХ СИГНАЛОВ

Изобретение относитс  к проводной св зи и может использоватьс  в системах передачи двоичных сигналов импульса й1 посто нного тока низкого уровн  по проводным лини м св зи. Известен приемопередатчик двоичных сигналов, содержащий в передающей части задающий генератор, кодер и разделительный блок, а в приемной части два элемента ИЛИ и три триггера , причем входы первого элемента ИЛИ соединены с первыми входами первого и второго триггера, выходы кото рых соединены через второй элемент ИЛИ с первым входом третьего триггер второй вход которого соединен с первым входом второго триггера, а также дифференциальный узел, входы кото рого соединены с выходами разделительного блока СП. Однако известный приемопер.едатчик характеризуетс  невысокой достоверностью принимаемой информации. Цель изобретени -- повьшение достоверности принимаемой информации. Поставленна  цель достигаетс  тем, что, в приемопередатчике двЪичных сигналов, содержащем в передающей части задающий генератор, кодер и разделительный блок, а в приемной части два элемента ИЛИ и три триггера , причем входы первого элемента ИЛИ соединены с первыми входами первого и второго триггера, выходы которых соединены через второй элемент ИЛИ с первым входом третьего триггера , второй вход которого соединен с первым входом второго триггера, а также дифференциальный узел, входы которого соединены с выходами разделительного блока, в передающей части введены усилитель, элемент НЕ и последовательно соединенные блок управлени  скоростью передачи и формирователь тактовЕох импульсов, выходы которого соединены с первыми входами кодера, второй и третий входы

которого соединены с выходом и входом элемента НЕ, выход задакицего генератора соединен с входом блока управлени  скоростью передачи, а выходы кодера через усилитель подключаны входом разделительного блока, а в приемной части введены последовательно соединенные усилитель, первый блок преобразовани  сигналов и блок распределени  сигналов, а также второй блок преобразовани  сигналов , выход которого соединен с вторыми входами первого и второго тригrepOj выходы блока распределени  сигналов соединены с соответствуютщми входами первого элемента ИЛИ, выход которого соединен с входом второго блока преобразовани  сигналов входы усилител  соединены с первыми выходами дифференциального узла, который содержит два последовательно соединенных резистора и симметрирующий блок, подключенный к второму выходу первого резистора, причем второй вывод симметрирующего блока и первый вывод первого резистора  вл ютс  входами дифференциального узла, выходами которого  вл ютс  второй вывод первого резистора и второй вывод второго резистора.

На фиг.1 представлена структурна  электрическа  схема предлагаемого приемопередатчика, на фиг.2 и 3 - временные диаграммы, по сн ющие его работу .

Приемопередатчик содержит передающую 1 и приемную 2 части и дифференциальный узел 3. Передающа  часть 1 содержит задающий генератор 4, блок 5 управлени  скоростью передачи, формирователь 6 тактовых импульсов, элемент НЕ 7, кодер 8, усилитель 9, разделительный блок 10. Приемна  часть 2 содержит усилитель 11, первьий блок 12 преобразовани  сигналог, блок 13 распределени  сигналов, элемент ИЛИ 1 второй блок 15 преобразовани  сигналов , первый и второй триггеры 16 и 17,элемент ИЛИ 18 и третий триггер 19. Дифференциальный узел 3 содержит симметрирующий блок 20 и резисторы 21 и 22.

Предлагаемый приемопередатчик работает следующим образом.

Впередакм ей части 1 с выхода генера тора 4 колебани  тактовой частоты (фиг.2а) поступают на блок 5 управлени  скоростью передачи. Блок 5 управлени  скоростью преобразует колебани  в соответствии с управл ющим потенциалом, поступающим через управл кндий вход системы. При наличии высокого потенциала на управл ющем входе блок 5 управлени  скоростью делит частоту генератора 4 согласно нужной икорости передачи данных по каналу св зи. Колебани  с выхода блока 5 управлени  скоростью передачи поступают на трехфазный формирователь 6 тактовых импульсов, причем из импульсов первых двух фаз формируют тактовые импульсы Т1 И Т2 (фиг.2 и J кодер 8 фор1«1рует из информационных посылок две серии импульсов. Перва  сери  (фиг.2е) формируетс  согласно закону

, V j

где

IJf - сигнал на первом выходе кодера 8;

Jj - сигнал на втором выходе кодера 8; - информационный сигнал (фиг.

на третьем входе кодера 8j 3 - информационный сигнал

(фиг.2|) на четвертом входе кодера 8.

Втора  сери  (фиг. 2j) формируетс  по закону

Лг 1лТгУ:лГ .

С кодера 8 серии J и J, поступают на усилитель 9 и разделительный блок 10. Форма импульсов на выходе последнего показана на фиг.2j. Дуплекна  система передачи информации реализована с помощью дифференциального узла 3. Канал передачи данных вместе с вторичной обмоткой разделительного блока 10 и резистором 22 образуют одно плечо моста. Второе плечо моста образуют симметрирующий блок 20 и резистор 21.

Claims (2)

1. Выходы моста  вл ютс  информационными входами приемной части 2. Сигнал (фиг.За)с канала передачи данных (не показан) через узел 3 поступает на вход приемной части 2 и усиливаетс  в усилителе II. С помощью блока 12 преобразовани  сигналов, имеющего в своем составе пороговый элемент , сигнал с канала передачи данны приводитс  к виду, показанному на фнг.З. Блок 13 распределени  сигналов вырабатывает автономное питание дл  усилител  1) и блока 12, также разв зывает гальванически последушщие блоки приемной части 2 от канала передачи данных с помощью оптронных элементов. Получаема  с первого выхо да блока I3 сери  импульсов показана на фиг.З, а со второго выхода на фиг.ЗУ, Импульсы с первого выхода блока 13 устанавливают в единичное состо ние первый триггер16 (фиг.З)) и поступают на первый вход третьего триггера 19. Импульсы со второго выхода блока 13 устанавливает в единичное состо ние второй триггер 17 (фиг.Зж.). Первый 16 и второй 17 триг геры устанавливаютс  в нулевое состо ние импульсами (фиг.Зо)с выхода второго блока 15 преобразовани  сиг налов. Сигналы с выходов триггеров 16 и 17 поступают на элемент ИЛИ 18, который восстанавливает тактовые импульсы (фиг.Зг), поступающие на уп равл ющий выход устройства и на второй вход третьего триггера 19, выход которого  вл етс  информационным выходом устройства (фиг.Зц). Данный метод передачи информации позвол ет благодар  использованию мостовой схемы передавать по двухпро водным цеп м вдоичные сигналы в дву- плексном режиме, что  вл етс  экономически выгодным режимом использовани  самого дорогосто щего компонента системы передачи данных - каналов передачи данных. Так как устройство имеет выходной усилитель с регулируе , мым уровнем выходного сигнала, то во можно передавать сигналы низкого уровн , которые совместно с паузой между информационными импульсами, длительностью в один такт, снижают уровень перекрестных и межсимеольных помех, чем повышаетс  эффективна  скорость передачи данных. Кроме того имеет возможность автоматического регулировани  скорости передачи данных . Формула изобретени  1. Приемопередатчик двоичных сигналов , содержащий в передающей части задающий генератор, кодер и разделительный блок, а в приемной части два элемента ИЛИ и три триггера, причем входы первого элемента ИЛИ соединены с первыми входами первого и второго триггера выходы которых соединены через второй элемент ИЛИ с первым входом третьего триггера., второй вход которого соединен с первым вхо дом второго триггера, а также диффе-рендиальный узел, входы которого соединены с выходами разделительного блока, о тлич аю1ци{51 с  тем, что, с целью повьшени  достоверности принимаемой информации, в передающей части введены усилитель, элемент НЕ и последовательно соединенные блок управлени  скоростью передачи и формирователь тактовых импульсов, выхоп;ь1 которого соединены с первыми входами кодера, второй и третий входы которого соединены с выходом и входом элемента НЕ, выход задающего генератора соединен с входом блока управле- скоростью передачи, а выходы кодера через усилитель подключены к входам разделительного блока, а в приемной части введены последовательно соединенные усилитель, первый блок преобразовани  сигналов и блок распределени  сигналов, 9 также второй блок преобразовани  сигналов, выход которого соединен с вторы ш входами первого и второго триггера, выходы блока распределени  сигналов соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с входом второго блока преобразовани  сигналов, входы усилител  соединены с первыми выходами дифференциального узла.
2. 2. Приемопередатчик по п.1, отличающийс  тем, что, дифференциальный узел содержит два пос- ледовательно соединенных резистора и симметрирующий блок, подключенный к второму выходу первого резистора, причем второй вывод симметрирующего блока и первый вывод второго резистора  вл ютс  входами дифференциального узла, выходами которого  вл ютс  торой вывод первого резистора и втоой вывод второго резистора. Источники информации, рин тые во внимание при экспертизе 1. Патент США 3863025, л. 179/695, 1975 прототип .

   F

   if

   II M I M nil I I I I П П П П n

   П П П П П

   в 1

   гп П г-

   П ГП П ГП г1 г

   ajLTLTTj

   TJ

   i

   I

   1 I g g I J

   с

   г/г. I

   / / - А ЛЛ-7

   V Vv v V/П . , П. . . п . п П U U U LI U

   п п п п п

   1.0 . О