SU843202A2 - Формирователь импульсов - Google Patents

Description

Изобретение относитс  к импульсной те нике. По основному авт..св. № 663093 известен формирователь импульсов, который содержит переключатель тока на транзисторах , между коллекторами которого последовательно включены две линии задержки . Длительность выходного импульса напр жени  определ етс  разностью задержек сигналов в лини х , а выходное нацр жение снимаетс  с выхода первой из указанных линий. При плавной регулировке длитепьностй выходного импупьса первую н вторую пинии задержки удобно выполн ть в виде одной пинии задержки со средней точкой. При этом электрическое изменение длины одной линии привод т к электрическому изменению другой 1. Недостатком устройства  вл етс  изменение временного положени  выходных импульсов относительно входных нмпульсов , что затрудн ет использование известного устройства в р де импульсных схем, где требуетс  жестка  прив зка фронта сформированного импупьса ко входному импульсу . Цель изобретени  - обеспечение посто нства- временного положени  выходного импульса при плавной регулировке его длительности относительно входного импульса. Поставленна  цель достигаетс  тем , что в формирователь импульсов введены транзистор и дополнительна  лини  задержки , база транзистора соединена с выходом первой линии задержки, коллектор соединен с источником питани , а эмиттер соединен со входом дополнительной линии задержки, причем выходом формировател   вл етс  выход дополнительной линии задержки . Величина задержки дополнительной линии определ етс  величиной задержки первой или второй линии, имеющей меньшую величину задержки таким образом, что сумма задержки этой и дополнительной линии всегда остаетс  посто нной при р.егулирЪвке длительности импульса.

Claims (1)

1. Формирователь импульсов по авт .св. № 663093,, отличающийся тем что, с целью обеспечения постоянства временного положения выходного импульса при плавной регулировке его длительности относительно входных импульсов, в него введен транзистор и дополнительная линия задержки, база транзистора соединена с выходом первой линии задержки, коллектор соединен с источником питания , а эмиттер соединен со входом дополнительной линии задержки, причем выходом формирователя является выход дополнительной линии задержки.