SU836606A1 - Device for determining discrete circuit loadability - Google Patents
Device for determining discrete circuit loadability Download PDFInfo
- Publication number
- SU836606A1 SU836606A1 SU792800860A SU2800860A SU836606A1 SU 836606 A1 SU836606 A1 SU 836606A1 SU 792800860 A SU792800860 A SU 792800860A SU 2800860 A SU2800860 A SU 2800860A SU 836606 A1 SU836606 A1 SU 836606A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- generator
- output
- circuit
- input
- load capacity
- Prior art date
Links
Description
(5) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ НАГРУЗОЧНОЙ СПОСОБНОСТИ ДИСКРЕТНЫХ СХЕМ(5) DEVICE FOR DETERMINING THE LOADING ABILITY OF DISCRETE CIRCUITS
, . ., .
Изобретение ОТНОСИТСЯ К контропьно-измерительной технике и может быть использовано дл определени максимальной нагрузочной способности дискретных схем, например триггеров мультивибраторов.The invention applies to counter-measuring technology and can be used to determine the maximum load capacity of discrete circuits, such as multivibrator triggers.
Известно ус- ройство дл определени запаса работоспособности дискретных схем, содерн 1ее блоки формировани .базового -и элементарного вкладов , блок определени средне .квадратического значени , функции распределени нагрузочной способности , блоки синхронизации и индикации З- Недостатком известного устройствA device is known for determining the working capacity of discrete circuits, sovereign units for generating basic and elementary contributions, a unit for determining the mean square value, load capacity distribution functions, synchronization and indication units. The disadvantage of known devices
вл етс сложность вследствие наличи сложных блоков формировани импульсов вкладов и синхронизации.is the complexity due to the presence of complex units of the formation of deposits of pulses and synchronization.
Наиболее близко к предлагаемому устройство дл определени нагрузочной способности дискретных схем, содержащее блок коммутации нагрузочных резисторов, коммутатор, соединенный входами с выходами контролируемых дискретных схем, а выходом со входом индикатора, и блок пам ти ИИзвестное устройство определ ет максимальную нагрузочную способностClosest to the proposed device for determining the load capacity of discrete circuits, which contains a switching unit for load resistors, a switch connected by inputs to the outputs of monitored discrete circuits, and an output for an indicator input, and a memory unit II.-known device determines the maximum load capacity.
дискретных схем методом дополнительной нагрузки. Запас нагрузочной способности характеризуетс в известном устройстве значением сопротивлени нагрузки, при котором происходит срыв колебаний испытуемой дискретной схемы ., Недостатком известного устройства вл етс дискретность изменени допол0 нительной нагрузки и, следовательно , - низка точность оценки нагрузочной способности. В известном устройстве дискретность величины сопротивлени дополнительной нагрузкиdiscrete circuits by the method of additional load. The load capacity is characterized in the known device by the value of the load resistance at which the oscillations of the tested discrete circuit are violated. A disadvantage of the known device is the discreteness of the change in the additional load and, consequently, the accuracy of the load capacity is low. In the known device the discreteness of the resistance value of the additional load
5 составл ет дес тки и сотни Ом, в то врем как отличи в значени х нагрузочной способности различных дискретных схем составл ют единиды и дес тые Ом. Кроме того, известное уст0 ройство имеет сложный блок комг тации нагрузочных резисторов.5 is tens and hundreds of ohms, while differences in the load capacity of various discrete circuits are single and tenth ohms. In addition, a well-known device has a complex com- unit of load resistors.
Цель изобретени - повышение точности оценки нагрузочной способности и упрощение устройства.The purpose of the invention is to improve the accuracy of the assessment of load capacity and simplify the device.
5five
Поставленна цель достигаетс тем, что в устройство дл определени нагрузочной способности дискретных схем, содержащее коммутатор/ соединенный первыми входами с выходами контролируемых дискретных схем.This goal is achieved by the fact that a device for determining the load capacity of discrete circuits, containing a switch / connected by the first inputs to the outputs of the monitored discrete circuits.
а выходом - со входом индикатора,блок пам ти, введены первый, второй и третий генераторы, элемент -И, дифференцирующий элемент, усилитель и триггер, первый выход которого соединен с первым входом элемента И, второй выход через первый генератор |И усилитель - с выходом коммутатора, первый вход - с первым выходом второго генератора, второй выход которого соединен со вторым входом коммутатора , а вход - со вторым входом триггера ичерез дифференцирующий эле-, мент - с выходом индикатора, второй вход элемента И соединен с выходом третьего генератора, а .выход - d входом блока пам ти.and the output - with the input of the indicator, the memory block, the first, second and third generators, the -I element, the differentiating element, the amplifier and the trigger, the first output of which is connected to the first input of the And element, the second output through the first generator | And the amplifier - are entered switch output, the first input - with the first output of the second generator, the second output of which is connected to the second input of the switch, and the input - to the second input of the trigger and through the differentiating element, element - with the indicator output, the second input of the And element is connected to the output of the third generator a, a. output - d input of the memory block.
На чертеже приведена блок-.схема устройства.The drawing shows the block. Scheme of the device.
Устройство дл определени нагрузочной способности дискретных схем 1 содержит, коммутатор 2, второй генератор 3, триггер 4, первый генератор 5, усилитель 6, индикатор 7, дифференцирующий элемент 8, третий генератор 9, элемент И 10 и блок пам ти 11.The device for determining the load capacity of the discrete circuits 1 comprises: a switch 2, a second generator 3, a trigger 4, a first generator 5, an amplifier 6, an indicator 7, a differentiating element 8, a third generator 9, an element 10 and a memory block 11.
Tei paTop 3 выполнен по схеме блокинг-генератора, запускаетс импульсом отрицательной пол рности по входу и имеет два выхода, причем выходной импульс со второго выхода задержан по времени относительно импульса с первого выхода.Tei paTop 3 is configured as a blocking generator, triggered by a negative polarity pulse at the input and has two outputs, with the output pulse from the second output delayed by time relative to the pulse from the first output.
Триггер 4 представл ет собой RS-триггер, имеет два раздельных установочных входа и срабатывает от импульсов положительной пол рности .Trigger 4 is an RS flip-flop, has two separate set-up inputs, and is triggered by pulses of positive polarity.
Генератор 5 представл ет собой генератор пилообразного напр жени и имеет рабочую частоту, существенн ниже рабочей частоты схемы 1.Generator 5 is a sawtooth generator and has an operating frequency substantially below the operating frequency of circuit 1.
Усилитель 6 может быть выполнен, например, на одном транзисторе, вклченном по схеме г общим эмиттером, причем база транзистора соединена со входом усилител б, а его коллектор - с Зыходом усилител 6. Сопротивление эмиттер-коллектор транзистора вл етс нагрузкой схемы 1.Amplifier 6 can be performed, for example, on a single transistor connected according to the scheme g with a common emitter, with the base of the transistor connected to the input of amplifier b, and its collector - with the output of amplifier 6. The resistance of the emitter-collector of the transistor is the load of circuit 1.
Индикатор 7 выполн ют, например, на дифференцирующей цепочке, задержанном мультивибраторе и выпр мителе . Он фиксирует врем от момента подключени дополнительной нагрузки к выходу схемы 1 (включени транзистора усилител 6) до момента срыва .колебаний схемы 1. в момент колебаний схемы 1 индикатор 7 вырабатывае импульс положительной пол рности.Indicator 7 is performed, for example, on a differentiating chain, a delayed multivibrator and a rectifier. It records the time from the moment when the additional load is connected to the output of the circuit 1 (switching on the transistor of the amplifier 6) until the oscillations of the circuit 1 break down. At the moment of oscillation of the circuit 1, the indicator 7 produces a positive polarity pulse.
Генератор 9 содержит кварцевый стабилизатор частоты дл повышени точности и стабильности устройства имеет рабочую частоту существенно выше частоты генератора 5.The generator 9 contains a quartz frequency regulator to increase the accuracy and stability of the device and has an operating frequency significantly higher than the frequency of the generator 5.
Блок пам ти 11 предназначен дл зеипоминани количества импульсов.The memory unit 11 is designed to recognize the number of pulses.
поступающих на .его вход с генератора 9,arriving at its input from generator 9,
Устройство работает следующим образом .The device works as follows.
В исходном положении транзистор усилител 6 закрыт, к коллектору 5 транзистора через коммутатор 2 подключен выход первой схемы 1. При подаче питани на устройство начинает работать генератор 9, однако элемент И 10 закрыт, и импульсы с генератора 9 на блок 11 не проход т.In the initial position, the transistor of the amplifier 6 is closed, the output of the first circuit 1 is connected to the collector 5 of the transistor. When the device is energized, the generator 9 starts, however, the element 10 is closed and the pulses from the generator 9 to the block 11 do not pass.
При подаче питани на схемы 1 индикатор 7 фиксирует колебани первой схемы 1. На выходе индикатора по вл етс напр жение положительнойWhen power is applied to the circuit 1, the indicator 7 captures the oscillations of the first circuit 1. At the output of the indicator, a voltage appears positive
5 пол рности, которое поступает на дифференцирующий элемент 8. На выходе элемента 8 по вл етс остроконечный импульс положительной пол рности, который перебрасывает триггер 4.5 polarity, which is supplied to the differentiating element 8. At the output of the element 8, a sharp-pointed pulse of positive polarity appears, which flips the trigger 4.
0 При этом запускаетс генератор 5 и открываетс элемент И 10. С генератора 9 через элемент И 10 начинают проходить на блок 11 счетные импульсы . С выхода генератора 5 на базу0 This starts the generator 5 and opens the element AND 10. From the generator 9 through the element And 10 begin to pass to the block 11 counting pulses. From the output of the generator 5 to the base
5 транзистора начинает поступать линейно возрастающее напр жение. Транзистор начинает открыватьс , сопротивление эмиттер-коллектор уменьшаетс . При определенном значении сопротивлени , соответствующем запасу5 the transistor starts to flow linearly increasing voltage. The transistor begins to open, the emitter-collector resistance decreases. At a certain value of resistance, corresponding to the stock
0 нагрузочной способности схемы 1,0 load capacity of circuit 1,
происходит срыв ее колебаний. На выходе дифференцирующего элемента 8 вырабатываетс остроконечный им- пульс отрицательной пол рности, -.there is a breakdown of her vibrations. At the output of the differentiating element 8, a pointed pulse of negative polarity is generated, -.
5 который вызывает срабатывание5 which triggers
генератора 3. Пр мой импульс с генератора возвращает триггер 4 в исходное положение и в результате закрывает элемент 8, поступление импульсов с генератора 9 на блок 11. Блок пам ти 11 хранит двоичный код количества импульсов, поступивших с генератора 9 и пропорционального нагрузочной способности .г дискретной схемы 1.generator 3. A direct pulse from the generator returns trigger 4 to its original position and as a result closes element 8, the arrival of pulses from generator 9 to block 11. Memory block 11 stores the binary code of the number of pulses received from generator 9 and proportional to the load capacity. discrete circuit 1.
Задержанный импульс с генератора 3, поступающий на управл ющий вход коммутатора 2, обеспечивает подклюQ чение к транзистору и индикатору колебаний следующей схемы 1.The delayed pulse from generator 3, which is fed to the control input of switch 2, provides a connection to the transistor and the oscillation indicator of the following circuit 1.
Плавное изменение проходного сопротивлени усилител 6 с помощью геJ нератора 5 и измерение счетным методом времени развертки генератора 5 от момента максимального значени сопротивлени до момента значени сопротивлени , при котором происходит срыв колебаний схемы 1, исключает дискретность изменени сопротивлени дополнительной нагрузки. При этом повышаетс точность определени нагрузочной способности и уменьшаетс количество оборудовани , что упрощает устройство.A smooth change in the pass resistance of the amplifier 6 using the generator 5 and measuring the sweep time of the generator 5 from the moment of maximum resistance to the moment of resistance at which the oscillations of circuit 1 occur is eliminated by the counting method, eliminates the discreteness of the change in resistance of the additional load. This increases the accuracy in determining the load capacity and reduces the amount of equipment, which simplifies the device.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792800860A SU836606A1 (en) | 1979-07-17 | 1979-07-17 | Device for determining discrete circuit loadability |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792800860A SU836606A1 (en) | 1979-07-17 | 1979-07-17 | Device for determining discrete circuit loadability |
Publications (1)
Publication Number | Publication Date |
---|---|
SU836606A1 true SU836606A1 (en) | 1981-06-07 |
Family
ID=20842606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792800860A SU836606A1 (en) | 1979-07-17 | 1979-07-17 | Device for determining discrete circuit loadability |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU836606A1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2613573C1 (en) * | 2015-10-28 | 2017-03-17 | Государственное образовательное учреждение высшего профессионального образования "Самарский государственный аэрокосмический университет имени академика С.П. Королева (национальный исследовательский университет)" (СГАУ) | Device for determining output capacity of circuits |
RU2613568C1 (en) * | 2015-12-14 | 2017-03-17 | федеральное государственное автономное образовательное учреждение высшего образования "Самарский государственный аэрокосмический университет имени академика С.П. Королева (национальный исследовательский университет)" (СГАУ) | Device for determining load capacity of microcircuits |
RU2649244C1 (en) * | 2017-02-09 | 2018-03-30 | федеральное государственное автономное образовательное учреждение высшего образования "Самарский национальный исследовательский университет имени академика С.П. Королёва" | Device for determining the output capability of microcircuits |
-
1979
- 1979-07-17 SU SU792800860A patent/SU836606A1/en active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2613573C1 (en) * | 2015-10-28 | 2017-03-17 | Государственное образовательное учреждение высшего профессионального образования "Самарский государственный аэрокосмический университет имени академика С.П. Королева (национальный исследовательский университет)" (СГАУ) | Device for determining output capacity of circuits |
RU2613568C1 (en) * | 2015-12-14 | 2017-03-17 | федеральное государственное автономное образовательное учреждение высшего образования "Самарский государственный аэрокосмический университет имени академика С.П. Королева (национальный исследовательский университет)" (СГАУ) | Device for determining load capacity of microcircuits |
RU2649244C1 (en) * | 2017-02-09 | 2018-03-30 | федеральное государственное автономное образовательное учреждение высшего образования "Самарский национальный исследовательский университет имени академика С.П. Королёва" | Device for determining the output capability of microcircuits |
RU2649244C9 (en) * | 2017-02-09 | 2018-06-22 | федеральное государственное автономное образовательное учреждение высшего образования "Самарский национальный исследовательский университет имени академика С.П. Королёва" | Device for determining the output capability of microcircuits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2851596A (en) | Electronic counter | |
US2420509A (en) | Electron computing device | |
US4118698A (en) | Analog-to-digital converter recalibration method and apparatus | |
SU836606A1 (en) | Device for determining discrete circuit loadability | |
US2414107A (en) | Electronic timing apparatus | |
KR840005625A (en) | Diagnostic time delay device | |
US3943341A (en) | Computing apparatus | |
US2754056A (en) | Pulse rate counter | |
US4722094A (en) | Digital rate detection circuit | |
EP0404762B1 (en) | Apparatus for generating synchronisation pulses for an internal combustion engine | |
US3414770A (en) | Speed control apparatus | |
SU734622A1 (en) | Device for monitoring motor shaft r.p.m. | |
US3138761A (en) | Electronic memory circuit utilizing feedback | |
US2919402A (en) | Method and means for measuring the frequency of an electrical oscillation | |
SU805344A1 (en) | Pulse-time multiplying device | |
US3080525A (en) | Frequency multipliers | |
SU966660A1 (en) | Device for measuring short pulse duration | |
SU930144A1 (en) | Device for digital measuring of slowly changing process frequency | |
SU894614A1 (en) | Device for setting and measuring tunnel diode peak current | |
SU1649465A1 (en) | Frequency deviation meter | |
SU1370633A1 (en) | Noise immunity analyser | |
SU1613878A1 (en) | Device for measuring temperature | |
SU1242839A1 (en) | Device for measuring and analyzing pulsed overvoltages | |
SU1151831A1 (en) | Device for indicating level of boiling liquids | |
SU379910A1 (en) | METHOD OF MEASURING THE TIME OF OPERATION OF THE RELAY TO REDUCE THE FREQUENCY |