Claims (2)
Изобретение относитс к измеритед ной технике и используетс дл повер ки статистических анализаторов, имею щих выходные кодовые сигналы, соответствующие их показани м или резуль татам измерени . Известно устройство, содержащее повер емый прибор, источник эталонно го сигнала, блок пам ти с двум выхо дамй, блок регистрации и обработки погрешностей Q Недостатками данного устройства вл етс низка надежность и низкое быстродействие. Цель предпагаемого изобретени заключаетс в повышении быстродействи и надежности поверки .. Дл достижени указанной цели в устройстве дл поверки цифровых приборов , содержащее повер емый прибор, источник эталонного сигнала, блок пам ти с двум выходами, блок регистрации и обработки погрешностей, введены модул тор, блок сопоставлени и вычитани кодов, первый вход которого подключен к первому выходу блока пам ти , второй - к выходу повер емого прибора, а выход подключен к входу блока регистрации и обработки погрешностей , причем второй выход блока пам ти соединен с управл ющим входом модул тора, высокочастотный вход которого соединен с выходом источника эталонного сигнала, а выход подключен к входу повер емого прибора. Блок пам ти выполнен на генераторе случайных чисел и блоке хранени законов распределени случайных чисел , выходы которых подключены соответственно к второму и первому выходам блока пам ти.. Кроме того, с цф1ью поверки статистических -анализаторов фазы, выход источника эталонного сигнала соединен с опорным входом повер емого приора . На чертеже представлена структур- на схема устройствадл поверки цифровых приборов. Устройство дл поверки цифровых приборов содержит источник 1 эталонного сигнала, модул тор 2, повер емый прибор 3, блок 4 сопоставлени и вычитани кодов, блок 5 пам ти, блок 6 хранени законов распределени случайных чисел, блок 7 синхронизации и управлени , генератор 8 случайных чисел, блок 9.регистрации и обработки погрешностей. Выход 1 источника эталонного сигнала соединен с высокочастотным входом модул тора 2, выход которого соединен с входом повер емого прибора 3. Выход прибора 3. соединен со вто рым входом устройства 4 сопоставлени и вычитани кодов, с первым входом ко торого соединен первый выход блока 5 пам ти, вл ющийс одновременно выходом устройства 6 хранени законов распределени случайных чисел. Второй выход блока 5 пам ти, вл ющийс одновременно выходом генератора 8 случайных чисел, подключен к управл ющему входу модул тора 2. Выходы блока сопоставлени и вычитани кодов соеди нены -с входом блока 9 регистрации и обработки погрешностей. При эамене повер емого прибора 3 на цифровой статистический анализатор фазы выход источника 1 эталонного сигнала в дополнение к имеющемус соединен еще с опорным входом прибора 3, а выход модул тора 2-е исследуемым входом повер емого прибора 3. Устройство дп поверки цифровых приборов работает следующим образом. С выхода источника 1 эталонного сигнала на высокочастотный вход моду л тора 2 подаетс детерминированный сигнал. По командес блока 7 генератор 8 .случайных чисел вырабатывает последовательность цифровых кодов N значени которых распределены по заранее установленному в устройстве 6 дифференциальному W(x) или интеграль ному Е(х) закону с вполне конкретным числовыми характеристиками rrijj и б где Шх - среднее значение, а6х сре неквадратичное значение параметра X входного сигнала модул тора. В резул тате модул ции параметр X становитс распределенным по заранее выбранном закону W(x) с числовыми характерист f ами m у и (Sx Выходной сигнал модул тора 2 с измен ющимс случайным образом параметра X анализируетс повер емым прибором 3. На выходе прибора 3 получаетс оценка (x) закона распределени параметра X, котора в виде кодов поступает на один вход блока 4 сопоставлени и вычитани кодов . На другой вход блока 4 с первого выхода блока 5 пам ти поступают коды, значени которых соответствуют образцовому закону распределени W(x), ;записанному в пам ти блока 6 хранени законов распредепени случайных чисел. Разность W(x)-W(x} законов распределени с выхода блока 4 в ввде кодов поступает в блок 9 регистрации и обработки погрешностей, где погрешности повер емого прибора определ ютс и регистрируютс . Затем блок 7 синхронизации и управлени включает закон W(x) с другими числовыми характеристиками m X и j X и весь процесс поверки повтор етс . Поверка прибора 3 заканчиваетс , когда будут использованы все законы распределений параметра X с разными числовыми ха-. рактеристиками, хран щимис в блоке 5 пам ти. В конце поверки блок 9 йьщает погрешности прибора 3, возникающие при анализе случайных процессов. Таким образом, по командам блока 7 автоматически повер етс прибор при воздействии на него Случайных сигналов с разньлни законами распределени и числовыми характеристиками, что значительно сокращает врем поверки прибора и повьш1аетс надежность поверки, так как не требуетс целого набора образцовых мер и операций дл подключени и согласовани их вс кий раз с повер емым прибором. Формула изобретени 1. Устройство дл поверки цифровых приборов, содержащее повер емый йрибор , источник эталонного сигнала, блок пам ти с двум выходами, блок регистрации и обработки погрешностей, о.тличающе ес тем, что, с целью повышени быстродействи и надежности поверки, в него введены модул тор, блок сопоставлени и вычитани кодов, первый вход которого подключен к первому выходу блока пам ти , а второй - к выходу повер емого прибора, а выход подключен к входу блока регистрации и обработки погрешностей , причем второй выход блока .пам ти соединен с управл к цим входом модул тора, высокочастотный вход которого соединен с выходом источника эталонного сигнала, а выход - к входу повер емого прибора.The invention relates to a measuring technique and is used for testing statistical analyzers having output code signals corresponding to their indications or measurement results. A device containing a calibrated device, a source of a reference signal, a memory unit with two outputs, a unit for recording and processing errors is known. Q The disadvantages of this device are low reliability and low speed performance. The purpose of the invented invention is to improve the speed and reliability of verification. To achieve this goal, a device for calibrating digital devices, containing a rotatable device, a reference signal source, a memory block with two outputs, a unit for recording and processing errors, introduced a modulator matching and subtracting codes, the first input of which is connected to the first output of the memory unit, the second - to the output of the device being turned, and the output is connected to the input of the unit for registering and processing errors, and th output block memory connected to the control input of the modulator, high-frequency input coupled to an output of the reference signal source, and an output connected to the input power metal emogo device. The memory block is made on a random number generator and a storage unit for the laws of the distribution of random numbers, the outputs of which are connected to the second and first outputs of the memory block, respectively. In addition, when calibrating statistical phase analyzers, the output of the reference signal source is connected to the reference power input prioritized. The drawing shows a structural diagram of the device for verification of digital devices. A device for checking digital devices contains a source 1 of a reference signal, a modulator 2, a scanned device 3, a block 4 of matching and subtracting codes, a block of 5 memory, a block 6 of storing random number distribution laws, a block of 7 synchronization and control, a generator of 8 random numbers , block 9. registration and error handling. The output 1 of the source of the reference signal is connected to the high-frequency input of the modulator 2, the output of which is connected to the input of the rotating instrument 3. The output of the device 3. is connected to the second input of the device 4 of the matching and subtraction codes, the first input of which is connected to the first output of the memory block 5 TI, which is simultaneously an output of the device 6 for storing the laws of the distribution of random numbers. The second output of the memory block 5, which is simultaneously the output of the random number generator 8, is connected to the control input of the modulator 2. The outputs of the matching and subtracting codes are connected to the input of the error recording and processing unit 9. When a device 3 is being calibrated, a digital statistical phase analyzer will output the source 1 of the reference signal in addition to the existing one connected to the reference input of the device 3, and the modulator output will be the 2nd one to be examined by the input of the device being checked 3. The device for verifying digital devices works as follows . From the output of the source 1 of the reference signal to the high-frequency input of the modulator 2, a deterministic signal is supplied. According to the command block of block 7, a generator of 8 random numbers produces a sequence of digital codes N whose values are distributed according to the differential W (x) or integral E (x) law preset in device 6 with quite specific numerical characteristics rrijj and where Shx is the mean value a6x av non-square value of the parameter X of the modulator input signal. As a result of the modulation, the parameter X becomes distributed according to a pre-selected law W (x) with numerical characteristics fm m y and (Sx The output signal of the modulator 2 with a randomly changing parameter X is analyzed by the tester 3. At the output of the device 3, estimate (x) of the distribution law of the parameter X, which in the form of codes goes to one input of matching and subtracting codes 4. To another input of block 4, the first output of memory 5 receives codes whose values correspond to the exemplary distribution law W (x), ; record In the memory of block 6, the distribution of laws for the distribution of random numbers. The difference W (x) -W (x) of the distribution laws from the output of block 4 in code input goes to block 9 of the registration and processing of errors, where the errors of the instrument being checked are determined and recorded. Then the synchronization and control unit 7 includes the law W (x) with different numerical characteristics m X and j X and the whole verification process repeats. The verification of instrument 3 ends when all the laws of the parameter X distributions with different numerical values xa are used. characteristics stored in memory block 5. At the end of the calibration, block 9 has errors in device 3 arising from the analysis of random processes. Thus, according to the commands of block 7, the device is automatically turned on when subjected to random signals with different distribution laws and numerical characteristics, which significantly shortens the calibration time of the device and increases the reliability of calibration, since a whole set of exemplary measures and operations are not required for connection and coordination. their only time with a verifiable device. Claim 1. A device for calibrating digital devices containing a calibrated instrument, a reference signal source, a memory unit with two outputs, a unit for recording and processing errors, is different from the fact that, in order to improve the speed and reliability of calibration, A modulator, a matching and subtracting code are entered, the first input of which is connected to the first output of the memory unit, and the second to the output of the device being scanned, and the output connected to the input of the error recording and processing unit, the second output of the unit whith is coupled to a control input to the CIM modulator, high-frequency input coupled to an output of the reference signal source, and an output - to the input of power metal emogo device.
2. Устройство по п. 1, о т л и ч аю щ е е с тем, что блок пам ти выполнен на генераторе случайных чи- сел и блоке хранени законов распределени случайных чисел, выходы которых подключены соответственно к2. The device according to claim 1, wherein the storage unit is made on a random number generator and a storage unit for the laws of the distribution of random numbers, the outputs of which are connected respectively to
второму и первому выходам блока пам ти . 3 . Устройство по пп. 1 и 2, отличающеес тем, что, с целью поверки статистических анализаторов фазы, выход источника эталонного сигнала соединен с опорным входом повер емого прибора..the second and first outputs of the memory block. 3 Device on PP. 1 and 2, characterized in that, in order to calibrate statistical phase analyzers, the output of the source of the reference signal is connected to the reference input of the calibrated instrument ..
Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination
1. Авторское свидетельство СССР № 36U53, кл. G 01 R 35/00, 1970 (прототип),1. USSR author's certificate No. 36U53, cl. G 01 R 35/00, 1970 (prototype),