Claims (2)
Эта цель достигаетс тем, что в преобразователь напр жени в период следовани импульсов, содержа20; щи двухпол рный ключ, входы которого подключены соответственно к выходам источников положительного и отрицательного потенциала, а выход через интегратор йоединен с первыми 25 входами первого и второго компараторов , второй вход первого компаратора соединен со входной шиной преобразовател , введены ключи, делтель напр жени и блок управлени , 30 i первый и второй входы которого соединены с выходом первого и второго компараторов соответственно, а выходы подключены -к упраБл ющим входам ключей, первый из которых включен между выходом источника положитель , ного потенциала и первым входом дел тел напр жени , меж,цу вторым входом которого и выходом источника отрицательного потенциала включен вторюй ключ, выход делител напр жени соединен со вторым входом второго компаратора, выход которого подключен к управл ющему входу двухпол рного ключа и выходной шине пре.образовател ,- а дл получени значени периода .выходного сигнала, равного бесконечности при переходе значени входного сигнала через заданный уровень, выходна шина преобразовател подключена к выходу первого ком паратора. На фиг. 1 приведена блок-схема преобразовател напр жени в период следовани импульсов; на фиг. 2 временные диаграммы его работы. Преобразователь содержит интегратор 1, первый компаратор 2, второй компаратор 3, двухпол рный ключ 4, источник 5 положительного потенциала , источник б отрицательного потенциала , блок 7 управлени , первый ключ 8, второй ключ 9 и делитель 10 напр жени . Выход интегратора 1 соединен с первыми входами компараторов 2, 3, вход интегратора соединен с вы ходом двухпол рного ключа 4, входы которого подключены к выходу источни ка 5 положительного потенциала и источника 6 отрицательного потенциала а управл ющий вход - к выходу компаратора 3, второй вход первого компаратора 2 соединен с входной шиной преобразовател , В11гходы компараторов 2 и 3 подключены через блок 7 управлени к управл ющим входам первого 8 и второго 9 ключей, вход первого ключа В подключен к выходу источника 5 положительного потенциала, вход второго ключа 9 -г к выходу источника 6 отрицательного потенциала, выходы ключей подключены к входам делител 10 1}апр жени , выход которого соединен с вторым входом второго компаратора 3. Интегратор 1 осуществл ет ин тегрирование двухпо рных импульсов пр моугольной формы стабильной ампли , формируемых с помс цью двухпол рного ключа 4,управл емого выходны сигналом JBToporo компаратора 3 с помс 11ью источника 5 положите;9 ного потенциала и источника б отрицательного потенциала. Первый компаратор 2 осуществл ет сравнение выход ного напр жени интегратора I треугольной формы и входного напр жени преобразовател и в момеитм равенства формирует сигнал, поступаю щий на вход блока 7 управлени . Второй компаратор 3 осуществл ет сравне ние выходного сигнала интегратора 1 с амплитудой пр моугольных импульсов, поступающих с выхода делител 10 напр жени , и в моменты равенства формирует сигнал, поступающий на вход блока 7 управлени . Блок 7 управлени формирует сигналы управлени ключами 8 и 9 в зависимости от выходных сигналов компараторов, причем ключ 9, коммутирующий выходной сигнал источника 6 отрицательного потенциала открыт при наличии сигнала положительной пол рности либо на выходе компаратора 2, либо на выходе компаратора 3, при зтом ключ 8, коммутирующий выходной сигнал источника 5 положительного потенциала закрыт. При наличии на обоих выходах компараторов 2 и 3 сигналов отрицательной пол рности ключ 9 закрываетс , а ключ 8 открываетс . Делитель 10 напр жени обеспечивает формирование необходимого значени С1МПЛИТУДЫ импульсов опорного напр жени положительной и отрицательной пол рности, поступающих на вход компаратора 3. На фиг. 2 изображены временные диаграммы работы преобразовател , где . входное напр жение преобразовател ; , иде.цух. выходное напр жение делител 10 напр жени ; UMHT. вЫх- выходное напр жение интегратора 1; . KoNvn-aRbnT выходные напр жени соответственно первого компаратора 2 и ВТОРОГО компаратора 3; . - уровень огранйчени напр жени ; Т -;период выходного сигнала. Преобразователь работает следующим образом., . В одиниз моментов времени на , вход компаратора З-поступает положительное напр жение. При этом на вход интегратора 1 поступает с выхода двухпол рного ключа 4 положительный перепад напр жени +Е, а на второй вход компаратора 3 - отрицательный J(jn. с выхода делител 10 напр жени . - Интегратор интегрирует положительный перепад напр жени , в результате чего выходное напр жение интегратора иннт.вык. убывает по линейному закону, В момент равенства выходного напр жени интегратора Выч.инт. значению отрицательного напр жени на втором входе второго компаратора 3 -Uon. пол рность выходного напр жени компаратора измен етс на противоположную, в результате чего измен етс пол рность выходного напр жени и двухпол рного ключа 4, а также выходного напр жени делител 10 напр жени , а амплитуда становитс равной Uj,t-p. Вследствие того, что цепь, соедин юща выход делител 10 напр жени и второй вход второго компаратора 3, вл етс цепью положительной обратной св зи, компаратор 3 остаетс в этом положении, а интегратор I интегрирует отрицательный перепад напр жени -Е. Выходное напр жение интегратора при этом линейно возрастает . Если значение входного напр жени преобразовател U. меньше значени Uopr. (Фиг. 2, временные диаграммы, соответствующие . %t. .г выходное напр жение интегратора достигает раньше значени ивх.. Uorp. При этом пер вый компаратор 2 формирует сигнал UKOMfl.-iвых.,воздействующий на ключи 8, 9 через блок 7 управлени таким образом, что пол рность выходного сигнала делител 10 напр жени становитс отрицательной, а амплитуда равной Don. В результате этого пол р . ность выходного сигнала второго ком паратора измен етс с отрицательной на положительную,второй компаратор остаетс в этом положении благодар наличию положительной об-ратной св зи, а процесс колебаний повтор етс . На выходе интегратора 1 образуютс колебани треугольной формы, период колебаний которых про :Порционален входному напр жению Ugx. На выходе второго компаратора 3 образуютс импульсы пр моугольной формы с периодом следовани , пропорциональным входному напр жению Hgjj.. Если входное напр жение И. превышает значение U0pp. (фиг. 2, ВР i меина диаграмма, соответствующа UB) ° интегрировании от рицатёльного перепада входное напр i Жёние интегратора достигнет раньше значени Uorp-/ чем UBX. В момент равенства .вых. оФ- срабатывает ; второй компаратор 3, пол рность вы; ходного сигнала компаратора измен етс с отрицательной на положительную и компаратор 3 остаетс в этом положении благодар наьйичию положительной обратной св зи. Процесс колебаний повтор етс . На выходе второго компаратора 3 .образуютс liM пульсы пр моугольной формы, период следовани которых стабилен,равен Т(,гр, и не зав;исит от входного напр жени Uj.. На выходе первого компаратора 2 импульсный сигнал отсутствует , и компаратор не участвует в процессе крлебаний. При необходимости получени на выходе преобразо вател определенного стабильного зн чени периоде колебаний при дЬстиже ии ограничени к выходной шине реобразовател подключаетс выход торого компаратора 3, При необходиости получени на выходе преобраовател значени периода колебаний, авного бесконечности , к выходной ине преобразовател подключаетс ыход первого компаратора 2. Формула изобретени 1. Преобразователь напр жени в период следовани импульсов, содержащий двухпол рный ключ, входы которого подключены соответственно к выходам источников положительного и отрицатёльного потенциала, а выход через интегратор соединен с первыми входами первого и второго компараторов , второй вход первого компаратора соединен со входной шиной преобразовател , отличающийс тем, что, с целью ограничени значени периода выходного сигнала, в него введены ключи, делитель напр жени и блок управлени , первый и второй входы которого соединены с выходом первого и второго компараторов соответственно, а выходы подключены к управл ющим входам ключей, первый из включен между выходом ирточника положительного потенциала и первш входом делител напр жени , между вторым входом которого и выходом источника отрицательного потенциала включен второй ключ, выход делител напр жени соединен со вторым входом второго компаратора , выход которого подключен к управл ющему входу двухпол рного к.пюча и выходной шине преобразовател . 2. Преобразователь по п. 1, от личающийс тем, что, с целью по.11учени значени периода выходного сигнала, равного бесконечности при переходе значени входного сигнала . через заданный уровень, выходна шина преобразовател подключена к выходу первого компаратора. Источники информации, прин тые во внимание при экспертизе 1 За вка Японии 48-20253, л. Н 03 К 13/20, 1973. This goal is achieved by the fact that the voltage converter during the period of the pulse, containing 20; the two-pole key, the inputs of which are connected respectively to the outputs of the sources of positive and negative potential, and the output through the integrator is connected to the first 25 inputs of the first and second comparators, the second input of the first comparator is connected to the input bus of the converter, the keys, the voltage divider and the control unit are entered , 30 i the first and second inputs of which are connected to the output of the first and second comparators, respectively, and the outputs are connected to the control inputs of the keys, the first of which is connected between the output and the point of positive potential and the first input of the voltage bodies, between which, the second input of which and the output of the source of negative potential included the second key, the output of the voltage divider is connected to the second input of the second comparator, the output of which is connected to the control input of the two-polar key and the transformer output bus — and to obtain an output signal period equal to infinity when the input signal passes through a predetermined level, the output transformer bus is connected to the output of the transducer. combo parator. FIG. 1 shows a block diagram of a voltage converter during a pulse period; in fig. 2 time diagrams of his work. The converter contains integrator 1, first comparator 2, second comparator 3, two-pole key 4, source 5 of positive potential, source b of negative potential, control unit 7, first key 8, second key 9, and voltage divider 10. The output of the integrator 1 is connected to the first inputs of comparators 2, 3, the input of the integrator is connected to the output of a two-pole switch 4, whose inputs are connected to the output of the positive potential source 5 and the negative potential source 6 and the control input to the comparator 3 output, the second input the first comparator 2 is connected to the input bus of the converter; the V11 inputs of the comparators 2 and 3 are connected via control unit 7 to the control inputs of the first 8 and second 9 keys; the input of the first key B is connected to the output of the positive potential source 5 Ala, the input of the second key 9 -g to the output of the source 6 of negative potential, the outputs of the keys are connected to the inputs of the divider 10 1} apr, the output of which is connected to the second input of the second comparator 3. The integrator 1 integrates two square rectangular pulses stable the amplitudes generated with a two-pole key 4 controlled by the output of the JBToporo signal of the comparator 3 with the source 11 of source 5 put 9 potential and the source of negative potential b. The first comparator 2 compares the output voltage of the integrator I, triangular in shape, and the input voltage of the converter, and in equal time forms a signal arriving at the input of the control unit 7. The second comparator 3 compares the output signal of the integrator 1 with the amplitude of the rectangular pulses coming from the output of the voltage divider 10 and, at the moments of equality, generates a signal arriving at the input of the control unit 7. The control unit 7 generates the key control signals 8 and 9 depending on the output signals of the comparators, the key 9, the switching output signal of the negative potential source 6 being open if there is a positive polarity signal either at the output of the comparator 2 or at the output of the comparator 3, at that 8, the switching output signal of the positive potential source 5 is closed. If both outputs of the Comparators 2 and 3 have negative polarity signals, the key 9 is closed and the key 8 is opened. The voltage divider 10 provides the formation of the required value of the SLIMPLY of the pulses of the reference voltage of positive and negative polarity arriving at the input of the comparator 3. In FIG. 2 shows the time diagrams of the converter, where. converter input voltage; , ide.tsuh. output voltage divider 10 voltage; UMHT. OUT is the output voltage of the integrator 1; . KoNvn-aRbnT, the output voltages of the first comparator 2 and the SECOND comparator 3, respectively; . - voltage limiting level; T -; period of the output signal. The converter works as follows.,. At one point in time, the input of the comparator, Z, is supplied with a positive voltage. At the same time, the positive voltage drop + E arrives at the input of the integrator 1 from the output of the two-pole switch 4, and the negative voltage J (from the output of the voltage divider 10) to the second input of the comparator 3. - The integrator integrates the positive voltage drop, resulting in the output voltage of the integrator inn.ac. decreases according to a linear law, when the output voltage of the integrator is equal, the calculator calculates the negative voltage value at the second input of the second comparator 3 -Uon, the polarity of the output voltage of the comparator changes to opposite the opposite, as a result of which the polarity of the output voltage and the bipolar switch 4, as well as the output voltage of the voltage divider 10, changes, and the amplitude becomes Uj, tp. Due to the fact that the circuit connecting the voltage divider 10 output and the second input of the second comparator 3 is a positive feedback circuit, the comparator 3 remains in this position, and the integrator I integrates the negative voltage drop-E. The output voltage of the integrator increases linearly. If the input voltage of the converter U. is less than the value of Uopr. (Fig. 2, timing diagrams corresponding to.% T. .G the output voltage of the integrator reaches earlier than the value of i.Orp. At the same time, the first comparator 2 generates a signal UKOMfl. -iout. Acting on the keys 8, 9 through block 7 control in such a way that the polarity of the output signal of the voltage divider 10 becomes negative, and the amplitude is equal to Don. As a result, the polarity of the output signal of the second comparator changes from negative to positive, the second comparator remains in this position due to the presence of a positive signal. - The communication is repeated, and the oscillation process is repeated. Triangular-shaped oscillations are produced at the output of integrator 1. The oscillation period is pro: Portional to the input voltage Ugx. The output of the second comparator 3 is formed by square-shaped impulses proportional to the input voltage Hgjj. If the input voltage I. exceeds the value U0pp. (Fig. 2, the BP i mein diagram corresponding to UB) ° integrates the negative differential input voltage i The integrator's wife will reach the value Uorp- / than UBX earlier. At the moment of equality .out. OF-triggered; second comparator 3, you polarity; The comparator's travel signal is changed from negative to positive and the comparator 3 remains in this position due to its positive feedback. The oscillation process is repeated. At the output of the second comparator 3, liM rectangular-shaped pulses are formed, the period of which is stable is equal to T (, g, and does not depend on the input voltage Uj .. At the output of the first comparator 2 there is no pulse signal, and the comparator does not participate in During the output of the converter, a definite stable value of the oscillation period during removal and limitation, the output of the third comparator 3 is connected to the output bus of the converter, If necessary, the output of the converter is and the oscillation period, infinity, to the output or inverter connects the output of the first comparator 2. Claim 1: A voltage converter during the pulse period, containing a two-pole switch, the inputs of which are connected to the outputs of the positive and negative potential sources, respectively, and the output through the integrator connected to the first inputs of the first and second comparators, the second input of the first comparator is connected to the input bus of the converter, characterized in that, in order to limit values of the output signal period, keys, a voltage divider and a control unit are entered in it, the first and second inputs of which are connected to the output of the first and second comparators, respectively, and the outputs are connected to the control inputs of keys, the first one is connected between the output of the positive potential generator and the first the input of the voltage divider, between the second input of which and the output of the negative potential source is included the second switch, the output of the voltage divider is connected to the second input of the second comparator, the output of which It is connected to the control input of the two-pole plug and the output bus of the converter. 2. The converter according to Claim 1, distinguished by the fact that, in order to learn the value of the output signal period equal to infinity at a transition of the input signal value, see 11. through a predetermined level, the converter output bus is connected to the output of the first comparator. Sources of information taken into account in the examination 1 of Japanese Application 48-20253, l. H 03 K 13/20, 1973.
2. За вка Японии 49-2505, кл. Н 03 К 7/06, 1974 (прототип).2. For Japan Japan 49-2505, cl. H 03 K 7/06, 1974 (prototype).
Входentrance