SU815964A1 - Facsimile signal simulator - Google Patents
Facsimile signal simulator Download PDFInfo
- Publication number
- SU815964A1 SU815964A1 SU792726520A SU2726520A SU815964A1 SU 815964 A1 SU815964 A1 SU 815964A1 SU 792726520 A SU792726520 A SU 792726520A SU 2726520 A SU2726520 A SU 2726520A SU 815964 A1 SU815964 A1 SU 815964A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- frequency
- divider
- switch
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
(54) ИМИТАТОР ФАКСИМИЛЬНЫХ СИГНАЛОВ(54) SIMULATOR OF FAX SIGNALS
Изобретение относитс к радиотехнике и может использоватьс дл контрол и настройки приемной фототелеграфной аппаратуры .The invention relates to radio engineering and can be used to control and adjust receiving phototelegraph equipment.
Известен имитатор факсимильных сигналов , содержащий генератор опорной частоты , модул тор, первый делитель частоты, выход которого соединен с входом второго делител частоты и первым входом формировател фазовых импульсов, аттенюатор 1.A facsimile signal simulator is known, comprising a reference frequency generator, a modulator, a first frequency divider, the output of which is connected to the input of the second frequency divider and the first input of the phase pulse former, and an attenuator 1.
Однако известный имитатор обладает малой точностью и разновидностью сигналов .However, the known simulator has low accuracy and a variety of signals.
Цель изобретени - увеличение разновидности имитируемых сигналов и их точности .The purpose of the invention is to increase the variety of simulated signals and their accuracy.
Цель достигаетс тем, что в имитатор факсимильных сигналов введенц третий и четвертый делители частоты, цифроаналоговый преобразователь (ЦАП), два блока управлени , коммутатор и триггер, при этом выход генератора опорной частоты подключен к входу третьего делител частоты, выход которого соединен с первым входом модул тора и входом первого делител частоты , и к первому входу четвертого делител The goal is achieved by introducing the third and fourth frequency dividers into the facsimile signal simulator, a digital-to-analog converter (DAC), two control units, a switch and a trigger, while the output of the reference frequency generator is connected to the input of the third frequency splitter, the output of which is connected to the first input of the module the torus and the input of the first frequency divider, and to the first input of the fourth divider
частоты, вход генератора опорной частоты подключен к выходу первого блока управлени , вход которого соединен с выходом ЦАП, причем вход ЦАП подключен к первому входу второго блока управлени , кfrequency, the reference frequency generator input is connected to the output of the first control unit, the input of which is connected to the output of the DAC, and the input of the DAC is connected to the first input of the second control unit, to
второму входу которого подключен выход первого делител частоты, и к выходу формировател фазовых импульсов, к второму входу которого подключен выход второго делител частоты и второй вход четвертогоthe second input of which is connected to the output of the first frequency divider, and to the output of the phase pulse former, to the second input of which is connected the output of the second frequency divider and the second input of the fourth
делител частоты, к третьему входу которого через триггер подключен выход формировател фазовых импульсов, а выход четвертого делител частоты соединен с первым входом коммутатора, второй вход которого соединен с входом ЦАП, третий входс вторым входом второго блока управлени , четвертый вход коммутатора через аттенюатор подключен к выходу второго блока управлени , выход коммутатора соединен с вторым входом модул тора.frequency divider, to the third input of which a trigger of the phase pulse generator is connected via a trigger, and the output of the fourth frequency divider is connected to the first input of the switch, the second input of which is connected to the input of the DAC, the third input is the second input of the second control unit, the fourth input of the switch is connected via an attenuator to the output the second control unit; the switch output is connected to the second input of the modulator.
На чертеже представлена структурна электрическа схема предлагаемого имитатора .The drawing shows a structural electrical circuit of the proposed simulator.
Имитатор факсимильных сигналов содержит генератор 1 опорной частоты, модул тор 2, первый 3, второй 4, третий 5 и четвертый 6 делители частоты, формирователь 7 фазовых импульсов, аттенюатор 8, цифроаналоговый преобразователь (ЦАП) 9, блоки ГО и 11 управлени , коммутатор 12, триггер 13.The facsimile signal simulator contains a reference frequency generator 1, a modulator 2, a first 3, a second 4, a third 5 and a fourth 6 frequency dividers, a phase pulse former 7, an attenuator 8, a digital-to-analog converter (DAC) 9, a GO and 11 control blocks, a switch 12 trigger 13.
Имитатор работает следующим образом.The simulator works as follows.
Сигнал опорной частоты с выхода генератора 1 поступает на вход третьего делител 5, с выхода которого сигнал несущей поступает на модул тор 2 и первый делитель 3, затем сигнал поступает на второй делитель 4 и формирователь 7.The reference signal from the output of the generator 1 is fed to the input of the third divider 5, from the output of which the carrier signal goes to the modulator 2 and the first divider 3, then the signal goes to the second divider 4 and shaper 7.
Сигналы с выхода второго делител 4 используютс дл управлени работой четвертого делител 6 и дл выделени фазового импульса в формирователе 7.The signals from the output of the second divider 4 are used to control the operation of the fourth divider 6 and to separate the phase pulse in the driver 7.
Эти сигналы представл ют собой пр моугольные импульсы, длительность которых равна периоду тактовой частоты, а периодпериоду равертки, причем импульсы смещены друг относительно друга на период тактовой частоты. На вход четвертого делител 6 подаетс сигнал опорной частоты с генератора 1. Таким образом, за один период развертки частота сигнала на выходе четвертого делител 6 ступенчато измен етс столько раз, во сколько раз тактова частота выше частоты развертки, т. е. число групп сигналов дл проверки разрешающей способности определ етс коэффициентом делени второго делител 4, причем один из импульсов с его выхода принимаетс за нулевой и служит дл получени сигнала фазы в формирователе 7, на один из входов которого подаетс тактова частота, а на другой - нулевой импульс с выхода второго делител 4. Во врем ,соответствующее прохождению фазового импульса, коэффициент делени четвертого делител б устанавливаетс таким, чтобы частота сигнала на его выходе стала равной одной из частот модул ции фазового импульса.These signals are rectangular pulses, the duration of which is equal to the period of the clock frequency, and the period of the unwinding, and the pulses are shifted relative to each other by the period of the clock frequency. The signal of the reference frequency from generator 1 is fed to the input of the fourth divider 6. Thus, during one sweep period, the frequency of the signal at the output of the fourth divider 6 changes stepwise as many times as the clock frequency is higher than the frequency of the sweep, i.e. the number of signal groups for The resolution checks are determined by the division ratio of the second divider 4, and one of the pulses from its output is taken as zero and serves to receive the phase signal in the shaper 7, one of the inputs of which is supplied with a clock frequency, and on the other, a zero pulse from the output of the second divider 4. At a time corresponding to the passage of the phase pulse, the division factor of the fourth divider b is set so that the signal frequency at its output becomes equal to one of the phase pulse modulation frequencies.
Дл передачи с разделением во времени применен триггер 13. На вход триггера 13, работающего в режиме делени частоты, подаетс фазовый сигнал с выхода формировател 7.A trigger 13 is applied for time division transmission. A phase signal from the driver output 7 is applied to the input of the trigger 13 operating in the frequency division mode.
Дл формировани сигнала полутонового клина предназначен управл емый аттенюатор 8 с блоком 11. Формируемый сигнал полутонового клина измен етс по логарифмическому закону и состоит из 16 ступеней с интервалами между ними в 2 дб.A controlled attenuator 8 with a block 11 is designed to form a halftone wedge signal. The generated halftone wedge signal varies according to a logarithmic law and consists of 16 stages with intervals of 2 dB between them.
Сигнал разрещающей способности свыхода четвертого делител 6, сигнал фазы с выхода формировател 7 и сигнал полутонового клина с выхода аттенюатора 8 поступают на коммутатор 12, сигнал с выхода которого попадает на модул тор 2.The signal of the resolution of the output of the fourth divider 6, the signal of the phase from the output of the driver 7 and the signal of the halftone wedge from the output of the attenuator 8 arrive at the switch 12, the signal from the output of which goes to the modulator 2.
Кроме того, дл разделени групп импульсов , имитирующих сигналы дл проверки разрешающей способности, на вход коммутатора 12 с выхода первого делител 3 подаютс тактовые импульсы в виде пр моугольных положительных импульсов со скважностью два.In addition, to separate the groups of pulses simulating the signals for checking the resolution, the clock pulses in the form of square positive pulses with a duty cycle of two are supplied to the input of the switch 12 from the output of the first divider 3.
При воспроизведении сигнала шахматного -ПОЛЯ на вход модул тора 2 подаетс сигнал тактовой частоты, фаза которого мен етс на противоположную через интервал времени, за который происходит п периодов развертки. Выходной сигнал имитатора посто нно содержит фазовый импульс, что соответствует реальному сигналу искусственного спутника Земли, в котором фазовый импульс не исключаетс .When reproducing the staggered -Field signal, a clock signal is applied to the input of the modulator 2, the phase of which changes to the opposite one over a time interval during which n sweep periods occur. The simulator output signal continuously contains a phase pulse, which corresponds to the real signal of an artificial satellite of the Earth, in which the phase pulse is not excluded.
С выхода формировател 7 фазовый импульс подаетс на ЦАП 9, линейно возрастающее ступенчатое напр жение с выхода которого подаетс на блок ,10, вследствие чеЛ) происходит перестройка частоты ге {ератора 1 и возникают искажени сигналов на выходе имитатора, подобные искажени м , возникающим при эффекте Допплера . Число разр дов ЦАП 9 выбрано таким образом, чтобы полный цикл изменени частоты генератора 1 происходил за врем , соответствующее передаче одного бланка.From the output of the imaging unit 7, a phase pulse is applied to the DAC 9, the linearly increasing step voltage from the output of which is applied to the unit, 10, due to personnel), the frequency of the Heater 1 is tuned and distortions of the output of the simulator appear, similar to the distortions arising from the effect Doppler. The number of bits of the D / A converter 9 is chosen so that the complete cycle of changing the frequency of the oscillator 1 occurs in the time corresponding to the transfer of one blank.
Предлагаемый имитатор позвол ет имитировать сигналы с ИСЗ и тем самым проверить соответствующую аппаратуру приема .The proposed simulator makes it possible to simulate signals from a satellite and thereby check the corresponding reception equipment.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792726520A SU815964A1 (en) | 1979-02-13 | 1979-02-13 | Facsimile signal simulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792726520A SU815964A1 (en) | 1979-02-13 | 1979-02-13 | Facsimile signal simulator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU815964A1 true SU815964A1 (en) | 1981-03-23 |
Family
ID=20810973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792726520A SU815964A1 (en) | 1979-02-13 | 1979-02-13 | Facsimile signal simulator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU815964A1 (en) |
-
1979
- 1979-02-13 SU SU792726520A patent/SU815964A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4003003A (en) | Multichannel digital synthesizer and modulator | |
US4132871A (en) | Digitally synthesized multi-frequency signal generator | |
US3832712A (en) | Doppler signal simulator | |
SU815964A1 (en) | Facsimile signal simulator | |
GB1501909A (en) | Doppler microwave landing system signal simulator | |
US4195300A (en) | Device for simulating the locating signals of an ILS beacon | |
RU175192U1 (en) | VHF RADIO CHANNEL SIMULATOR | |
KR930012023B1 (en) | Bpsk modulator with smoothe envelope | |
US3300726A (en) | Sine spectrum generator | |
US4130795A (en) | Versatile LDV burst simulator | |
SU917119A1 (en) | Complex spectrum analyzer | |
SU1167606A1 (en) | Generator of normal random signal with given energy spectrum | |
SU705370A1 (en) | Phase setter | |
SU587596A1 (en) | Linear frequency-modulation oscillator | |
SU720772A1 (en) | Device for measuring distorsions of synchronous telegraph signals | |
SU1121682A1 (en) | Device for simulating ultrashort radio-communication channel in communication system | |
SU966879A1 (en) | Discriminator-converter of pulse signals | |
SU1064229A1 (en) | Pulse shift digital standard | |
US3111633A (en) | Frequency modulated generators | |
SU1264090A1 (en) | Spectrum analyzer | |
SU767744A1 (en) | Binary parameter code error imitator | |
SU1109859A1 (en) | Two-channel harmonic oscillator | |
SU1309055A1 (en) | Device for simulating short-circuit signal | |
SU1406742A1 (en) | Test signal generator | |
SU1256132A1 (en) | Frequency synthesizer |