SU813764A1 - Селектор импульсных сигналов - Google Patents

Description

1

Изобретение относитс  к импульсной технике и предназначено дл  использовани  в системах телемеханики л  распознавани  и разделени  по соответствующим каналам импульсных сиг-5 налов по признаку длительности.

Известны селекторы импульсных сигналов , содержащие входной, выходной вентили и схему управлени  выходным вентилем, состо щую из счетчика эре- О мени, одновибратора и логических элементов . Распознавание сигна.пов в селекторах происходит по принципу счета импульсов опорной частоты в течение времени наличи  огибающей входно-15 го сигнала 1 .

Недостатком таких селекторов  вл етс  возможность ложного срабатывани  и ограничени  возможности селекции сигналов только одной фикси- 20 рованной длительности.

Известен также селектор, содержащий входной логический элемент И, один вход которого соединен с выходом генератора опорных импульсов, второй 25 вход соединен со входной клеммой,третий вход соединен с выходом RS-триггера , а выход соединен с суммируквдим входом счетчика, установочный вход которого соединен со входом RS-триг- 30

гера и через формирователь фронта сигнала и входной инвертор со входом селектора, а выход через формирователь стробирующих импульсов соединен со вторым входом RS-триггера и входом выходного логического элемента И, второй вход которого через формирователь среза входного сигнала и входной инвертор соединен с входной клеммой 2 .

Недостатком такого селектора  вл етс  его одноканальность, т.е. ограничение возможности селектировани  сигналов, поступакхдих из канала св зи на вход селектора только одной фиксированной длительности.

Цель изобретени  - расширение функциональных возможностей селектора , т.е. по распознаванию и разделению по соответствующим каналам из прин той смеси сигналов импульсов, кратных порциальной длительности дС, т.е. импульсов с длительностью , где К 1, 2, 3,..., К упричем минимальна  длительность принимаемого сигнала может быть равна ut, а максимальна Ц ду Кгуи х-Лг;.

Claims (2)

1. Поставленна  цель достигаетс  тем . что в селектор, содержащий входной логический элемент И, один вход кото рого соединен с выходом генератора опорных импульсов, второй вход соединен со входной клеммой, третий вхо соединен с инверсным выходом RS-триг гера, выход соединен с суммирующим входом счетчика опорных импульсов, установочный вход которого соединен с установочным входом RS-триггера и через формирователь импульса фронта сигнала и входной инвертор со входом селектора, а выход через формирователь стробирующих импульсов соединен со вторым входом RS-триггера и входом выходного логического элемента И второй вход которого через тель импульса среза входного сигнала и входной инвертор соединен с вхо ной клеммой, введены счетчик кратнос ти стробирующих импульсов, потенциально-импульсный дешифратор, форми рователь импульса конца приема, логический элемент ИЛИ, причем выход формировател  стробирующего импульса отключен от второго входа RS-триггера и соединен с суммирующим входом счетчика кратности стробирующих импульсов , установочный вход которого соединен с выходом формировател  импульса фронта сигнала, выходы счетчика соединены с потенциальными входами потенциально-импульсного дешифратора и, один из которых соединен через формирователь импульса конца приема со входом логического элемента ИЛИ, выход логического .элемента И соединен с импульсным входом считыва ни  информации с потенциально-импуль ного дешифратора и со вторым входом логического элемента ИЛИ, выход кото рого соединен со вторым входом RSтриггера , выходы дешифратора соедине ны С выходной клеммой. На фиг. 1 приведена структурна  электрическа  схема предлагаемого селектора; нафиг. 2 - временные диа граммы . Селектор содержит генератор 1 опорных импульсов, входной инвертор 2, формирователи среза 3 и фронта 4 входимых сигналов, входной логический элемент И 5, счетчик б опорных импульсов, формирователь 7 стробирующих импульсов, выходной логический элемент И 8, RS-триггер 9, логический элемент ИЛИ 10, счетчик 11 кратности стробирующих сигналов,формирователь 12 импульсов конца приема . Потенциально-импульсный дешифратор 13. На фиг. 2 показаны временные диаграммы прохождени  сигналов по селектору , например, дл  случа  настройки селектора.на прием только двух сигналов сдлительностью 1-,д&, % . Пол рность сигналов на диаграммах не учитываетс , а номера строчек соответствуют: d - вход селектора , ( - выход генератора опорных импульсов } в - выход формировател  фронта сигнала; г - выход формировател  среза сигнала; А - выход RS-триггера, е - вход счетчика опорных импульсов; ;. - выход формировател  стробирующих импульсов, 3 - выход выходного логического элемента И/ и - выход формировател  импульса конца приема; к - выход селектора дл  сигналов одинарной длительности ( -&. л - выход селектора дл  сигналов двойной длительности (1 2 дС . рассматриваемого случа ) . Селектор работает следующим образом . При поступлении на вход селектора сигнала (фиг. 2 а) импульс формировател  4 фронта сигнала (фиг, 2 В ) устанавливает в нулевое состо ние счетчик б опорных импульсов, RS-триггер 9 и счетчик 11 стробирующих импульсов , одновременно открываетс  входной логический элемент и 5 и импульсы генератора 1 (фиг. 2б), начинают поступать на суммирующий вход счетчика 6 (фиг. 2е ). После заполнени  с.четчика формирователь 7 вырабатывает стробирующий импульс (фиг.2ж) в момент, соответствующий одной порциальной длительности сигнала. Этот импульс поступает на суммирующий вход счетчика 11 кратности и выходной логический элемент И 8. Если на входе селектора действует сигнал одной порциальной длительности, то импульс с формировател  3 среза сигнала (фиг. 2 г ). совпадает по времени со стробирующим импульсом и импульс с выходного логического элемента И 8 (фиг. 2 ъ ) через элемент ИЛИ 10 установит RS-триггер в исходное состо ние , чем закрывает вход счетчика 6. Кроме того, этот же импульс, поданный на импульсный вход потенциально-импульсного дешифратора, пойдет на его выход (фиг. 2 к ). Если входной сигнал оказываетс  большей длительности то импульс с формировател  3 среза сигнала на входе логического элемента И 8 отсутствует, а счетчик 6 после переполнени  начинает счет новой порции счетных импульсов. Такие циклы будут повтор тьс  до по влени  импульса с выхода элемента И 8 либо до по влени  импульса переполнени  счетчика 11 кратности стробирующих импульсов, который так же через элемент ИЛИ 10 устанавливает триггер 9 в исходное состо ние и прекращает счет опорных импульсов. Этим ограничиваетс  максимальна  длительность принимаемых сигналов. При по влении на входе селектора сигналов с длительностью, кратной порциальной длительности .at;, в момент Окончани  сигнала на соответствующем выходе селектора по витс  так же сигнал. Если длительность пришедшего сигнала не кратна ди или больш Нпсзх сигналы на выходах селектора будут отсутствовать. Благодар  введению в селектор счетчика кратности стробирующих (по циальных) импульсов с потенциально Импульсным дешифратором, формироват л  импульса конца приема и элемента ИЛИ по вл етс  возможность использо вать один селектор дл  вьвделени  и распределени  по соответствующим пр емным каналам сигналов различной дл тельности-, кратной порциальной длительности , действующих в одном к нале св зи, что особенно важно в си темах сбора информации и телеуправлени  с широтно-импульснвлм разделением каналов св зи. Формула изобретени  Селектор импульсных сигналов, содержащий входной логический, элемент И, один вход которого соединен с выходом генератора опорных импульсов, второй вход которого соединен со входной клеммой, третий вход соединен с инверсным выходом RS-триггера а выход соединен с суммирующим входо счетчика опорных импульсов, установочный вход которого соединен с уста ковочным входом RS-триггера и через формирователь импульса фронта сигнала и входной инвертор со входом селектора , а выход через формирователь стробирующих импульсов соединен со вторым входом RS-т-риггера и входом выходного логического элемента И,второй вход которого через формирователь импульса среза входного сигнала и входной инвертор соединен со входной клеммой, отличающийс  тем, что, с целью расширени  функциональных возможностей, в него введены счетчик кратности стробирующих импульсов, потенциально-импульсный дещифратор, формирователь импульса конца приема, логический элемент ИЛИ, причем выход формировател  стробирующёго импульса соединен с суммирующим входом счетчика кратности стробирующих импульсов, установочный вход которого соединен с выходом формировател  импульса фронта сигнала, выходы счетчика соединены с потенциальными входами дешифратора, один из которых соединен через формирователь импульса конца приема со входом логического элемента ИЛИ, выход выходного логического элемента И соединен с импульсным входом считывани  информации дешифратора и со вторым входом логического элемента ИЛИ, выход которого соединен со вторым входом RS-триггера, выходы дешифратора соединены с выходкой клеммой. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 356770, кл. Н 03 К 5/18, 1971.
2. 2.Авторское свидетельство СССР № 536594, кл, Н 03 К 5/18, 1975 (прототип ) .

   а

   (Г1 B-SL

   ГП Г

   1L

   ЛП

   JL

   3JLJL

   П П