SU809055A1 - Discrete electric drive - Google Patents

Discrete electric drive Download PDF

Info

Publication number
SU809055A1
SU809055A1 SU772473871A SU2473871A SU809055A1 SU 809055 A1 SU809055 A1 SU 809055A1 SU 772473871 A SU772473871 A SU 772473871A SU 2473871 A SU2473871 A SU 2473871A SU 809055 A1 SU809055 A1 SU 809055A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
code
binary multiplier
electric drive
Prior art date
Application number
SU772473871A
Other languages
Russian (ru)
Inventor
Борис Васильевич Новоселов
Виктор Михайлович Архипов
Владимир Иванович Платанный
Роман Михайлович Трахтенберг
Борис Александрович Староверов
Валерий Петрович Галас
Original Assignee
Предприятие П/Я А-1658
Ивановский энергетический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1658, Ивановский энергетический институт filed Critical Предприятие П/Я А-1658
Priority to SU772473871A priority Critical patent/SU809055A1/en
Application granted granted Critical
Publication of SU809055A1 publication Critical patent/SU809055A1/en

Links

Description

(54) ДИСКРЕТНЫЙ ЭЛЕКТРОПРИВОД(54) DISCRETE ELECTRIC DRIVE

Изобретение относитс  к автоматике, а именно к след щим приводам. Известны дискретные электроприводы с системой фазировани , в которых угловое положение выходного вала устанавливаетс  в соответствии с тактовыми импульсами (им пульсами фазировани ) и которые  вл ютс  первым приближением след щего привода , замкнутого по углу 1. Недостатком этих электроприводов  вл етс  их мала  устойчивость и точность. Наиболее близким к предлагаемому  вл етс  электропривод, содержащий последовательно соединенные фазовый дискриминатор , усилитель мощности, двигатель, редуктор , дифференциальный датчик и привод стабильной скорости, выход которого соединен со вторым входом дифференциального датчика, выход двигател  через датчик скорости соединен с первым входом фазового дискриминатора, второй вход которого подключен к выходу делител  частоты 2. Недостаток этого привода заключаетс  в узкой области применени  и малой точности . Указанна  цель достигаетс  тем, что электропривод содержит два двоичных умножител , сумматор, преобразователь код-фаза и логический блок, первый и второй входы которого соединены соответственно с двум  выходами дифференциального датчика , третий вход - с выходом преобразовател  код-фаза, один вход которого соединен с выходом логического блока, а второй вход с первым входом первого двоичного умножител , второй вход и выход которого соединены соответственно со вторым выходом и четвертым входом логического блока, п тый вход которого св зан с выходом второго двоичного умножител , один вход которого соединен со вторым выходом первого двоичного умножител  и первым входом сумматора , а другой вход - с третьим выходом логического блока и вторым входом сумматора , третий вход которого св зан со вторым выходом второго двоичного умножител , а выходы соединены соответственно со входом усилител  мощности и входом делител  частоты. На чертеже представлена блок-схема дискретного электропривода, где обозначены код задающего угла (dj) и эталонна  частота , определ юща  дискретность по углуThe invention relates to automation, in particular to following drives. Discrete drives with a phasing system are known in which the angular position of the output shaft is set in accordance with the clock pulses (phasing pulses) and which are the first approximation of a tracking drive closed in angle 1. The disadvantage of these drives is their low stability and accuracy. The closest to the present invention is an electric drive comprising a phase discriminator connected in series, a power amplifier, a motor, a gearbox, a differential sensor and a stable speed drive, the output of which is connected to the second input of the differential sensor; the engine output is connected to the first input of the phase discriminator through the speed sensor; the input of which is connected to the output of frequency divider 2. The disadvantage of this drive lies in the narrow field of application and low accuracy. This goal is achieved by the fact that the drive contains two binary multipliers, an adder, a code-phase converter and a logic unit, the first and second inputs of which are connected respectively to two outputs of the differential sensor, the third input - to the output of the code-phase converter, one input of which is connected to the output of the logic block, and the second input with the first input of the first binary multiplier, the second input and output of which are connected respectively with the second output and the fourth input of the logic block, the fifth input of which with the output of the second binary multiplier, one input of which is connected to the second output of the first binary multiplier and the first input of the adder, and the other input to the third output of the logic unit and the second input of the adder, the third input of which is connected to the second output of the second binary multiplier, and outputs connected respectively to the input of the power amplifier and the input of the frequency divider. The drawing shows a block diagram of a discrete electric drive, where the code of the reference angle (dj) and the reference frequency are indicated, which determines the discreteness of the angle

(fa).(fa).

Дискретный электропривод содержит последовательно соединенные фазовый дискриминатор 1, усилитель мощности 2, двигатель 3, датчик скорости 4, редуктор 5, статор 6 дифференциального датчика Г, ротор 8 которого соединен с приводом стабильной скорости 9, вход которого подсоединен к выходу неподвижного статора 10 дифференциального датчика 7 и входу логического блока II, другой вход которого соединен с выходом подвижного статора 6, а третий вход - с выходом преобразовател  кодфаза 12, один вход которого соединен со входом электропривода 0., другой вход - с выходом логического блока 11, а третр{й вход соединен с щиной эталонной частоты и входом первого двоичного умножител  13, второй двоичный умножитель 14, сумматор 15 и делитель частоты 16.Discrete electric drive contains serially connected phase discriminator 1, power amplifier 2, motor 3, speed sensor 4, gearbox 5, stator 6 of differential sensor G, the rotor 8 of which is connected to a stable speed drive 9, the input of which is connected to the output of the fixed stator 10 of differential sensor 7 and the input of logic block II, the other input of which is connected to the output of the movable stator 6, and the third input - to the output of the Codphase 12 converter, one input of which is connected to the input of the electric drive 0., the other to od - to the output unit 11, and {tretr minutes schinoy input coupled to the reference frequency input and a first binary multiplier 13, a second binary multiplier 14, an adder 15 and a frequency divider 16.

Дискретный электропривод работает следующим образом.Discrete drive works as follows.

Пусть код задающего угла Ыз на входе преобразовател  код-фаза 12 равен нулю и выходной вал привода стабильной скорости 9 не вращаетс . При этом подвижный статор 6 дифференциального датчика 7 занимает определенное угловое положение и, если это положение такового, что сдвиг между зубцами подвижного 6 и неподвижногоLet the code for the drive angle L3 at the input of the code-phase converter 12 be zero and the output shaft of the stable speed drive 9 will not rotate. In this case, the movable stator 6 of the differential sensor 7 occupies a certain angular position and, if this position is such that the shift between the teeth of the movable 6 and the stationary

10статоров датчика 7 отсутствует, то импульсы с выходов подвижного 6 и неподвижного 10 статоров датчика 7 синфазны. Логический блок 11 с приходом импульса с неподвижного статора 10 разрещает прохождение импульсов эталонной частоты f , котора  определ етс  требуемой дискретностью по углу, на преобразователь код-фаза 12. Последний представл ет собой счетчик, если задающий угол подаетс  в цифровом двоичном коде, причем при равенстве задающего кода нулю импульс с выхода преобразовател  код-фаза 12 формируетс  с первым импульсом частоты {э . Логический блок10stator sensor 7 is missing, the pulses from the outputs of the movable 6 and the stationary 10 stators of the sensor 7 in-phase. The logic unit 11 with the arrival of a pulse from a stationary stator 10 permits the passage of pulses of a reference frequency f, which is determined by the required angle resolution, to the code-phase converter 12. The latter is a counter if the driving angle is supplied in a digital binary code, and setting the code to zero a pulse from the output of the code-phase converter 12 is formed with the first frequency pulse {e. Logical block

11при поступлении на него импульса с преобразовател  код-фаза 12 запрещает прохождение на последний имппульсов f. до следующего импульса с неподвижного статора 10.11 when a pulse is received from the code-phase converter 12, it prohibits the passage of f impulses to the last. until the next pulse from the fixed stator 10.

Логический блок 11 анализирует величину фазового рассогласовани  между импульсом с преобразовател  код-фаза 12 и импульсом с подвижного статора 6. Если величина этого рассогласовани  не превышает периода частоты f , то на двоичный умножитель 13 импульсы частоты fa не поступают и частота на его выходе равна нулю.Logic unit 11 analyzes the magnitude of the phase mismatch between the pulse from the code-phase converter 12 and the pulse from the movable stator 6. If the magnitude of this mismatch does not exceed the period of frequency f, then the frequency fa does not arrive at the binary multiplier 13 and its output frequency is zero.

В случае, если код задающего углаа не равен нулю, импульс с выхода преобразовател  код-фаза 12 сдвинут по фазе относительно импульса с неподвижного статора 10 на врем , пропорциональное коду задающего угла й , т. е. возникает рассогласование по фазе между импульсом с преобразовател  код-фаза 12 и импульсом подвижного статора 6, которое дискретный электропривод 9 должен отработать. Логический блок 11 на врем , равное рассогласованию по фазе между указанными импульсами разрещает прохождение импульсов частоты -fj на двоичный умножитель 13, где формируетс  код ощибки между заданным угловым положением и положением подвижного статора 6. С выхода двоичного умножител  13 частота, пропорциональна  ошибке рассогласовани , поступает на сумматор 15 и двоичный умножитель 14, который служит дл  повышени  точности электропривода . Смысл введени  в электропривод двоичного умножител  14 состоит в том, чтоIf the code of the driving angle is not zero, the pulse from the output of the code-phase converter 12 is phase shifted relative to the pulse from the stationary stator 10 by a time proportional to the code of the driving angle d, i.e. a phase error occurs between the pulse from the converter code - Phase 12 and the pulse of the movable stator 6, which the discrete actuator 9 should work. Logic unit 11 for a time equal to the phase mismatch between the indicated pulses permits the passage of the frequency pulses -fj to the binary multiplier 13, where the error code between the specified angular position and the position of the moving stator 6 is generated. From the output of the binary multiplier 13, an adder 15 and a binary multiplier 14, which serves to increase the accuracy of the electric drive. The point of introducing the binary multiplier 14 into the electric drive is that

за счет вырабатываемого им корректирующего сигнала необходима  скорость может развиватьс  электроприводом при сравнительно малой величине сигнала рассогласовани . В зависимости от знака рассогласовани  частота с двоичного умножител  13due to the correction signal produced by it, the necessary speed can be developed by the electric drive with a relatively small value of the error signal. Depending on the mismatch sign, the frequency from the binary multiplier 13

поступает на положительный или отрицательный вход реверсивного счетчика двоичного умножител  14, а дл  облегчени  формировани  выходного сигнала двоичного умножител  14 в частотно-импульсной форме логический блок 11 обеспечивает вы числение корректирующего сигнала только в пр мом коде. Это достигаетс  за счет того, что логическим блоком 11 фиксируетс  каждое нулевое состо ние реверсивного счетчика , вход щего в состав двоичного умножиQ тел  14. Если после нулевого состо ни  на реверсивный счетчик двоичного умножител  14 приход т вначале импульсы, соответствующие положительному рассогласованию, т. е. когда импульс с подвижного статора 6 отстает от импульса с преобразовател  код5 фаза 12, то .они поступают на положительный вход реверсивного счетчика, а импульсы , соответствующие отрицательному рассогласованию , поступают на отрицательный его вход, причем знак результата будет положительный. Если же после нулевого состо ни  реверсивного счетчика двоичного умножител  14 приход т вначале импульсы , соответствующие отрицательному рассогласованию, то они также поступают на положительный его вход, а импульсы,arrives at the positive or negative input of the reversible counter of the binary multiplier 14, and to facilitate the generation of the output signal of the binary multiplier 14 in the pulse-frequency form, the logic unit 11 calculates the correction signal only in the forward code. This is achieved by the logic unit 11 fixing each zero state of the reversible counter included in the binary multiplier Q. 14. If, after the zero state, the reversible counter of the binary multiplier 14 receives at the beginning pulses corresponding to a positive mismatch, i.e. When the pulse from the movable stator 6 lags behind the pulse from the code5 converter, phase 12, they arrive at the positive input of the reversible counter, and the pulses corresponding to the negative mismatch arrive and its negative input, and the sign of the result is positive. If, after the zero state of the reversible counter of the binary multiplier 14, the pulses corresponding to the negative mismatch arrive first, then they also arrive at its positive input, and the pulses

5 соответствующие положительному рассогласованию , поступают уже на отрицательный вход реверсивного счетчика, причем знак результата будет отрицательный.5 corresponding to a positive mismatch, they arrive already at the negative input of the reversible counter, and the sign of the result will be negative.

Логический блок 11 фиксирует нулевое 0 состо ние реверсивного счетчика двоичного умножител  14 и подключает его положительный вход к выходу двоичного умножител  13, а знак результата устанавливает аналогичным знаку рассогласовани  в первый момент. При изменении знака рассогласовани  с двоичного умножител  13 логический блок 11 подключает его выход к отрицательному входу реверсивного счетчика двоичного умножител  14, однако знакLogic unit 11 captures the zero 0 state of the reversible counter of the binary multiplier 14 and connects its positive input to the output of the binary multiplier 13, and sets the sign of the result to a similar mismatch sign at the first moment. When the mismatch sign changes from the binary multiplier 13, the logic unit 11 connects its output to the negative input of the reversible counter of the binary multiplier 14, but the sign

результата мен етс  лишь тогда, когда зафиксируетс  нулевое его состо ние, а на вход после этого будет поступать сигнал рассогласовани  другого знака.the result changes only when its zero state is fixed, and the input after that will be received the signal of a mismatch of another sign.

Частота с выхода двоичного умножител  14, пропорцирнальна  сигналу коррекции, поступает на второй вход сумматора 15, который производит алгебраическое сложение частот с выходов двоичных умножителей 13 и 14. Так как импульсные последовательности с указанных блоков имеют неравномерный характер, то их сумма и разность будут также иметь неравномерный характер , а поэтому алгебраическа  сумма частот сумматора 15 подаетс  на фазовый дискриминатор 1 через делитель частоты 16, который служит дл  сглаживани  неравномерности импульсной последовательности. Фазовый дискриминатор 1 вы вл ет фазовое рассогласование частот с делител  частоты 16 и частотного датчика скорости 4 и в функции фазового рассогласовани  через силовой преобразователь 2 управл ет двигателем 3.The frequency from the output of the binary multiplier 14, proportional to the correction signal, arrives at the second input of the adder 15, which produces an algebraic addition of frequencies from the outputs of the binary multipliers 13 and 14. Since the pulse sequences from these blocks are uneven, their sum and difference will also have uneven, and therefore the algebraic sum of the frequencies of the adder 15 is fed to the phase discriminator 1 through a frequency divider 16, which serves to smooth out the unevenness of the pulse sequence elnosti. Phase discriminator 1 detects the phase mismatch of frequencies from frequency divider 16 and frequency speed sensor 4 and, as a phase error function, controls motor 3 through power converter 2.

Таким образом, введение в известный электропривод вышеперечисленных блоков позвол ет использовать его в след щем режиме и значительно повысить точность слежени , т. е. создать помехоустойчивый, термостабильный , высокоточный электропривод, который имеет гораздо лучшие массо-габаритные характеристики по сравнению, например , с цифровыми электроприводами.Thus, the introduction of the above-mentioned blocks into a known electric drive makes it possible to use it in the following mode and to significantly increase the tracking accuracy, i.e., to create a noise-resistant, thermostable, high-precision electric drive, which has much better mass-dimensional characteristics compared to, for example, digital electric drives.

Claims (2)

1.Авторское свидетельство СССР № 2152282/24, кл. G 05 В 11/30, 1975.1. USSR Author's Certificate No. 2152282/24, cl. G 05 B 11/30, 1975. 2.Авторское сивидетельство СССР2. USSR author's certificate № 2310754/24, кл. G 05 В 11/30, 1977 (прототип ).No. 2310754/24, cl. G 05 B 11/30, 1977 (prototype).
SU772473871A 1977-04-06 1977-04-06 Discrete electric drive SU809055A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772473871A SU809055A1 (en) 1977-04-06 1977-04-06 Discrete electric drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772473871A SU809055A1 (en) 1977-04-06 1977-04-06 Discrete electric drive

Publications (1)

Publication Number Publication Date
SU809055A1 true SU809055A1 (en) 1981-02-28

Family

ID=20704075

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772473871A SU809055A1 (en) 1977-04-06 1977-04-06 Discrete electric drive

Country Status (1)

Country Link
SU (1) SU809055A1 (en)

Similar Documents

Publication Publication Date Title
US4223261A (en) Multi-phase synchronous machine system
US4282468A (en) High speed position feedback and comparator system
JPH0667205B2 (en) PWM pulse generator
SU809055A1 (en) Discrete electric drive
US4737700A (en) Method and circuit for driving a stepping motor
SU547802A1 (en) Angular displacement transducer to code
RU187266U1 (en) Stabilized Electric Drive
SU732952A1 (en) Shaft rotation angle to code converter
SU1742974A1 (en) Frequency-current control electric drive
JP3314793B2 (en) Positioning control device
SU911456A1 (en) Discrete electric drive
SU1317634A2 (en) Variable-frequency synchronous electric drive
SU1013998A1 (en) Shaft turn angle to code converter
SU610280A1 (en) Stepping motor control method
JPS5922797Y2 (en) Motor control device
SU1649631A1 (en) Asynchronous gate stage
RU2127940C1 (en) Electric drive
SU1522176A1 (en) Discrete-proportional - integral rotational speed governor
SU743003A1 (en) Shaft angular position- to-code converter
RU2101845C1 (en) Electric drive with current-frequency control
SU610072A1 (en) Drive synchronizing device
SU394831A1 (en) METHOD OF CONVERSION ANGULAR
SU868960A1 (en) Induction electric motor control device
SU830314A1 (en) Lathe control device
SU819921A1 (en) Two-motor electric drive