SU803100A1 - Цифровой умножитель частоты - Google Patents

Description

(54) ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ

1

Изобретение относитс  к электрорадиоизмерени м и может быть использовано в информационно-измерительных системах различного назначени .

Известен цифровой умножитель частоты, содержащий последовательно соединенные генератор опорной частоты, делитель частоты с посто нным коэффициентом делени , счетчик, регистр пам ти, блок переноса кода , управл емый делитель частоты, блок коррекции и ключ, сигнальный вход которого подключен к выходу генератора опорной частоты, а также элемент ИЛИ, один из входов которого подключен к выходу управл емого делител  частоты, и последовательно соединенные формирователь импульсов , вход которого  вл етс  входом цифрового умножител  частоты, и блок управлени , первый выход которого подключен к управл ющему входу блока коррекции, а второй выход - к управл ющему входу делител  частоты с посто нным коэффициен.том делени  1.

Однако известный цифровой умножитель частоты имеет ограниченное значение коэффициента умножени  и недостаточную точность .

Цель изобретени  - увеличение коэффициента умножени  и повыщение его точности .

Дл  этого в цифровой умножитель частоты , содержащий последовательно соединен- ные генератор опорной частоты, делитель частоты с посто нным коэффициентом делени , счетчик, регистр пам ти, блок переноса кода , управл емый делитель частоты, блок коррекции и ключ, сигнальный вход которого подключен к выходу генератора опорной частоты, а также элемент ИЛИ, один из входов которого подключен к выходу управл емого делител  частоты, и последовательно соединенные формирователь импульсов , вход которого  вл етс  входом цифрового умножител  частоты, и блок управлени , первый выход которого подключен к управл ющему входу блока коррекции, а второй выход - к управл ющему входу делител  частоты с посто нным коэффициентом делени , введены формирователь сетки

частот, п электронных переключателей, п дополнительных управл емых делителей частоты , п дополнительных блоков переноса кода и компаратор кодов, управл ющий вход которого подключен к первому выходу блока управлени , первый сигнальный вход - к выходу счетчика, второй сигнальный вход - к выходу регистра пам ти и к разреидающим входам всех блоков переноса кода, а выход - к разрешающему входу регистра пам ти, к первым управл ющим входам электронных переключателей и всех блоков переноса кода, при этом первый выход формировател  сетки частот подключен к первым сигнальным входам электронных переключателей и к сигнальному входу управл емого делител  частоты, выход которого подключен к второму управл ющему входу блока переноса кода, другие п выходов формировател  сетки частот подключены к вторым сигнальным входам соответствующих электронных переключателей, выходы которых подключены к сигнальным входам соответствующих дополнительных управл емых делителей частоты, разрешающие входы которых подключены к выходам соответствуюпд ,их дополнительных блоков переноса кода, выходы дополнительных управл емых делителей частоты подключены к вторым управл ющим входам соответствующих электронных переключателей и дополнительных блоков переноса кода, и к соответствующим входам элемента ИЛИ, выход которого  вл етс  выходом цифрового умножител  частоты, а выход ключа подключен к входу формировател  сетки частот. На фиг. 1 представлена структурна  электрическа  схема цифрового умножител  частоты; на фиг. 2 - временные диаграм .мы его работы. Цифровой умножитель частоты содержит формирователь 1 импульсов, блок 2 управлени , генератор 3 опорной частоты, делитель 4 частоты с посто нным коэффициентом делени , блок 5 коррекции, ключ 6, счетчик 7, регистр 8 пам ти, компаратор 9 кодов, формирователь 10 сетки частот, электронные переключатели 11 -13, управл емые делители 14-17 частоты ,(с переменным коэффициентом делени ), блоки 18- 21 переноса кода, элемент ИЛИ 22. Устройство работает следующим образом . При подаче на вход устройства сигнала умножаемой частоты блок 2 по началу периода сигнала разрешает прохождение импульсов генератора 3 частотой fo через делитель 4. В делителе 4 установлен коэффициент делени  -, где к - требуемый коэффициент умножени  частоты . Импульсы с выхода делител  4 поступают с частотой п - на вход счетчика 7. По окончании первого периода сигнала LJftx импульс блока 2 переносит остаток кода ДЫ из делител  4 в блок 5 и разрешает сравнение компаратором 9 кодов счетчика 7 и регистра 8. в счетчике 7 В конце периода Tjx зафиксировано число q, равное целой части выражени  . За это врем  на вход делител  4 поступило число импульсов частоты . N foTfrx В блоке 5 зафиксировано число AN, равное остатку от делени  числа N на частное -5 дМ-//-. Так как в начальный момент работы устройства коды счетчика 7 и регистра 8 не совпадают, то на выходе компаратора 9 по вл етс  импульс несовпадени  кодов, разрешающий перенос кода счетчика 7 в регистр 8 и кода регистра 8 одновременно во все управл емые делители частоты (УДЧ) 14-17 посредством блоков 18-21 переноса . Выходной импульс компаратора 9 поступает также на переключатели 11 -13, которые переключают входы дополнительных УДЧ 15-17 с основного (первого ) выхода формировател  10 сетки частот на дополнительные выходы, таким образом , что вход i-ro управл емого делител  частоты подключаетс  к i-му выходу формировател  10, а i -f 1 вход - к i -f 1 выходу формировател  10. Последний обеспечивает следующие значени  выходных час™ У,- . гр« -Дл  случа  п 4 (фиг. 1) значени  выходных частот формировател  10 сетки частот равны , ././oJ/ai- o /s-f e.: Л ТЛФормирователь 10 легко может быть реализован , например на основе делител  с дробным коэффициентом делени  с изъ тием отдельных импульсов из выходной импульсной последовательности. При этом импульсы на выходах УДЧ 14-17 по вл ютс  через различные интервалы времени от момента одновременного переноса кода регистра 8 в УДЧ 14-17. Действительно, интервал времени Тг. .-Taf .; . T,,4,75T. при изменении входной частоты Fjy устройства соответственно мен етс  код q, но выходные импульсы УДЧ 15-17 всегда равномерно расставлены в интервале (периоде) Tj. Выходной сигнал устройства представл ет собой периодическую равномерную последовательность импульсов с периодом повторени  ig ji n Tr%fe-.. fПервый же выходной импульс каждого дополнительного УДЧ 15-17 возвращает электронный переключатель И -13, расположенный на его входе, в исходное состо ние , т. е. такое состо ние, при котором вход дополнительного УДЧ 15-17 подключаетс  к основному (первому) выходу формировател  10. Электронный переключатель остаетс  в таком состо нии до момента изменени  кода в регистре 8. Начина  с второго периода входного сигнала , число q в дополн ющем коде вводитс  через блоки 18-21 переноса раздельно в каждый из УДЧ 14-17 по их выходным импульсам. Число q равно целой части частного -. Дл  исключени  погрешности умножени  частоты входного сигнала из-за некратности чисел N и - в блоке 5, содержащего , например блок переноса кода делител  4, счетчик, элементы И и одновибратор , осуществл етс  коррекци  периода повторени  выходных импульсов устройства. Если перенос из делител  4 в счетчик блока 5 код AN О, то каждый выходной импульс УДЧ 14 запускает одновибратор, который выдает единичный импульс, закрывающий ключ 6 на врем  t 4. Из последовательности импульсов генератора 3 вычитаетс  один импульс, что приводит к по влению следующего выходного импульса устройства позже на врем  Tj, кроме того, из кода счетчика блока 5 до установки его в нулевое значение по каждому импульсу одновибратора вычитаетс  один импульс. В итоге сумма периодов ty, умноженной частоты равна периоду Т|д. к , .п , tyt ieX, Т. е. интегральное (среднее) за период Tg значение коэффициента умножени   вл етс  точным. Однако, вследствие погрешности дискретности преобразовани  периода Tfx в число импульсов длительности единичных интервалов t,, выходной последовательноети устройства формируютс  с погрешностью, что суш,ественно ухудшает точность устройств , например фазоизмерительных, использующих цифровой умножитель частоты в качестве формировател  квантующей последовательности импульсов или в качестве входных умножителей Частоты в случае измерени  мгновенных значений разности фаз сигналов. В за вленном устройстве эта погрешность уменьшена в п раз. Действительно , так как шаг дискретности преобразоваНИН в устройстве-прототипе равен kto, длительность первого интервала ty, а также периодов iyj, iyjti..., формирующихс  после обнулени  счетчика в блоке коррекции, равна tjq (точное значение периода умноженной частоты tyu tp (q Ч- , при этом погрешность формировани  интервала tut At,., . В за вленном устройстве шаг дискретности преобразовани  равен , так как коэффициент делени  делител  4 в п раз меньще требуемого коэффициента умножени . Легко показать, что при этом погрешность формировани  интервала Тйким образом, вследствие повышени  з;и чо1П1Я выходной частоты делител  4 от Ij до п-| при равных значени х и умножаемых частот точность за вленного устройства 3 i раз пыпге по сравкенню с устройством, выбранным в качестве прототипа. При задииных погрешности умножени  6 t ,.j-Hp(piin:itiife .-rliOH-jeKM); k верхн   граничили час1-..иа диапазона За в.-| елк)го устройстгаа в п раз зы;;.:е по сравнению с прототипом . При рав;а-;х значени х частот и равной погрешности умножени  (в случае есл  К.)5ффициент де.пе)и  делител  А в за 15Л );сл10м vCTpoiiC; ,е paseii k) киэффициенг ;;Множенн: з,1:;;).1 емого уст.юйства в п раз выше ю сравнению с прототипом. Естественно, что по сравнению с известным устройством, одновременно могут быть новышены и T04iiOv ib j,:,аожени  в м | раз и верхн   гранична  частота устройства в П2 рзз и коэффициент умножени  в п раз, но при этом n(-rij/n;| П. Форм;:.-:й изобр1 тен1,  Цифровой ум1-10житель частоты, содержащий последовательно соединенные генератор опорной част-оты, делитель частоты с посто нным коэффициентом делении, счетчик; .регистр пам ти, блок переноса кода, управл емый делитель частоты, блок коррекции и ключ, сигнальный вход которО о подключен к выходу генератора опорной частоты, а также с лсмент ИЛИ, один из входов которого подключен к выходу управл емого делител  частоты, и последовательно соединенные формирователь импульсов, вход которого  вл етс  входом цифрового умножител  частоты, и блок управлени , первый вых-од которого подключен к управл ющему входу блока коррекции, а второй выход - к управл ющему входу делител  частоты с посто нным коэффициентом делени , отличающийс  тем, что, с целью увеличени  коэффициента умножени  и повышени  его точности, введены формирователь сетки частот, п электронных переключателей , п дополнительных управл емых делителей частоты, п дополнительных блоков переноса кода и компаратор кодов, управл ющий вход которого подключен к первому выходу блока управлени , первый сигнальный вход - к выходу счетчика, второй сигнальный вход - к выходу регистра пам ти и к разрещающим входам всех блоков переноса кода, а выход - к разрещающему входу регистра пам ти, к первым управл ющим входам электронных переключателей и всех блоков переноса кода, при этом первый выход формировател  сетки частот подключен к первым сигнальным входам электронных переключателей и к сигнальному входу управл емого делител  частоты, выход

которого подключен к второму управл ющему входу блока, переноса кода, другие ,п выходов формировател  сетки частот подключены к вторым сигнальным входам соответствующих электронных переключателей , выходы которых подключены к сигнальным входам соответствующих дополнительных управл емых делителей частоты, разрешающие входы которых подключены к выходам соответствующих дополнительные блоков переноса кода, выходы.дополнительных управл емых делителей частоты подклюВход

%

чены к вторым управл ющим входам соответствующих электронных переключателей и дополнительных блоков переноса кода, и к соответствующим входам элемента ИЛИ, выход которого  вл етс  выходом цифрового умножител  частоты, а выход ключа подключен к входу формировател  сетки частот.

Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 576658, кл. Н 03 К 5/01, 1976 (прототип ). I I I I I I I I и I I I I I I I I I I I I I и I .

Claims (1)

1. Формула изобретения

   Цифровой умножитель частоты, содержащий последовательно соединенные генератор опорной частоты, делитель частоты с постоянным коэффициентом деления, счетчик; .'регистр памяти, блок переноса кода, управляемый делитель частоты, блок коррекции и ключ, сигнальный вход которого подключен к выходу генератора опорной частоты, а также элемент ИЛИ, один из входов которого подключен к выходу управляемого делителя частоты, и последовательно соединенные формирователь импульсов, вход которого является входом цифрового умножителя частоты, и блок управления, первый выход которого подключен к управляющему входу блока коррекции, а второй выход — к управляющему входу делителя частоты с постоянным коэффициентом деления, отличающийся тем, что, с целью увеличения коэффициента умножения и повышения его точности, введены формирователь сетки частот, η электронных переключателей, η дополнительных управляемых делителей частоты, η дополнительных блоков переноса кода и компаратор кодов, управляющий вход которого подключен к первому выходу блока управления, первый сигнальный вход — к выходу счетчика, второй сигнальный вход — к выходу регистра памяти и к разрешающим входам всех блоков переноса кода, а выход_ч— к разрешающему входу регистра памяти, к первым управляющим входам электронных переключателей и всех блоков переноса кода, при этом первый выход формирователя сетки частот подключен к первым сигнальным входам электронных переключателей и к сигнальному входу управляемого делителя частоты, выход

   Ί которого подключен к второму управляющему входу блока, переноса кода, другие ,п выходов формирователя сетки частот подключены к вторым сигнальным входам соответствующих электронных переключателей, выходы которых подключены к сигналь- s ным входам соответствующих дополнительных управляемых делителей частоты, разрешающие входы которых подключены к выходам соответствующих дополнительных блоков переноса кода, выходы.дополнительных управляемых делителей частоты подклю- ¹⁰ чены к вторым управляющим входам соответствующих электронных переключателей и дополнительных блоков переноса кода, и к соответствующим входам элемента ИЛИ, выход которого является выходом цифрового умножителя частоты, а выход ключа подключен к входу формирователя сетки частот.