SU799019A1 - Устройство дл контрол блокапОСТО ННОй пАМ Ти - Google Patents

Description

1

Изобретение .относитс  к эалоътнающим устройствам.

Известно устройство дл  контрол  блока посто нной пам ти, которое содержит блок управлени , подключенный к счетчику адреса, св занному с блоком индикации адреса и провер емым блоком посто нной пам ти (БПП), сумматор , входы которого соединены с выходами повер емого блока и блока управлени , выходы - со входом схемы сравнени , вЪ1ход которой подключен к блоку управлени .

В этом устройстве операци  суммировани  считанной с БПП информации осуществл етс  за врем  нескольких рабочих обращений к одному адресу с использованием информации, выведенной за одно обращение 1.

Недостатком устройства  вл етс  невозможность контрол  достоверности считывани  информации второго и последующих обращений к одному адресу провер емого БПП при неустойчивом считывании.

Наиболее близким по технической сущности к предлагаемому изобретению  вл етс  устройство дл  контрсл  посто нного запоминающего блока, содержащее регистр числа, выходы которого

подключены к одним входам схемы сравнени , вторые входы которой подсоединены к выходам БПП, а выход - к блоку управлени , подсоединенного к

счетчику адресов, подключеннсн гу ко входам ПЗБ и блок вентилей, информационные входы которого подключены к другим входам схемл сравнени , управл ющие входы объединены и подключены к блоку управлени , а выходи подключены ко входам резтистра числа 2. Однако это устройство, условно принима  информацию, считываемую с провер емого БПП в первом обращении

по адресу, за эталонную, не обеспечивает контрол  достоверности считанной информации из ЕПП в первом обргидении .

Цель изобретени  - повышение достоверности контрол  считанной информации .

Поставленна  цель достигаетс  тем, что в устройство дл  контрол  блока посто нной пам ти, содержащее счетчик , регистр числа, первую схему сравнени , элементы И и блок управлени , I причем выходы регистра числа подключены к одним из йходов первой сх®« сравнени , другие входы которой сое-,

Claims (3)

1. динены со входами устройства, а выход подключен к первому входу блока управлени , первый и второй выходы которого соединены с первым выходом устройства и входом,-счетчика, выход которого соединен со вторым выходом устройства, один из входов элементов И подключены к третьему выходу блока управлени , другие входы соединены с входами устройства,а выходы - с вхо дами регистра числа введены сумматор втора  схема сравнени  и дополнитель ный регистр, причем входы второй схе мы сравнени  подключены соответствен но к выводам дополнительного регистра и выходам сумматора, один из входов которого соединен с четвертым вы ходом блока управлени , другие входы сумматора соединены с выходами регис ра числа, выход второй- схемы сравнени  подключен ко второму входу блока управлени . На чертеже изображена структурна  схема устройства дл  контрол  блока посто нной пам ти. Устройство содержит счетчик 1, служащий дл  образовани  кодов адресов , выбираемых из БПП 2 чисел, регистр 3 числа, используемый дл  хранени  кодов чисел-БПП, вводимых с помощью группы элементов И 4, первую схему 5 сравнени , сумматор 6, испол зуемый дл  циклического суммировани  кодов чисел, считываемых с БПП 2.на регистр 3 числа, вторую схему 7 срав нени , используемую дл  сравнени  со держимого сумматора 6 с кодами чисел задаваемыми дополнительным регистром 8, хран щим контрольную сумму массива чисел БПП 2. Синхронизаци  работы перечисленных блоков осуществл етс  блоком 9 управлени , первый второй и третий выход которого соеди нены соответственно с первым выходом устройства, входом счетчика 1 и одними из входов элементов И 4, а первый вход блока 9 подключен к выходу схемы 5 сравнени . Входы схемы 7 сравнени  подключены соответственно к выходам регистра 8 и выходу сумматора 6,-один из входов которого соединение четвертым выходом блока 9. Другие входы сумматора б соединены с выходами регист ра 3, Выход схемы 7 сравнени  подклю чен ко второму входу блока 9. Устройство работает следующим образом , Блок 9 управлени  формирует серию К обращений по каждому адресу заданного массива адресов блока
2. 2. Информаци  блока 2, считываема  при первом обращении к провер емому адресу, передаетс  в регистр 3 числа с помощью элементов И 4 сигналом от блока 9 управлени  и в сумматор 6 сигналом с блока 9 управлени . При последующих (к-) обращени х производитс , поразр дное сравнение считываемых из блока 2 кодов чисел с кодом числа регистра
3. 3. В случае их совпадени  формируетс  код следующего контролируемого адреса счетчиком 1, блок 9 управлени  формирует К обращений по следующему адресу, причем информаци  блока 2, считанна  при первом обращении, передаетс  в регистр 3 числа и в сумматор б, где происходит сложение этой информации с содержимым сумматора б, В случае несовпадени  кодов чисел, считываемых из блока 2, с кодом числа регистра 3, хот  бы при одном из (к-1) обращений по контролируемому адресу блоком 9 управлени  прерываютс  обращени  к блоку 2, производитс  останов устройства, а разр д и адрес сбо  определ ютс  состо нием регистра 3 числа счетчика 1 и выходного регистра числа блока 2 . При отсутствии сигнала неисправности со схемы 5 сравнени  при (к-1) обращени х по каждому контролируемому адресу заданного массива адресов блока 2 после сложени  кода числа, считанного из блока 2 по последнему адресу заданного массива адресов схемой 7 сравнени  производитс  сравнение содержимого сумматора 6 с кодом , выдаваемым регистром 8. В случае совпадени  блок 9 управлени  в зависимости от заданного режима либо производит останов с индикацией благополучного исхода контрол  заданного массива адресов, либо формирует повторное обращение к заданному массиву адресов блока 2 . В случае несовпадени  образованной сумматором 6 суммы кодов чисел- заданного массива с кодом числа, выдаваемым регистром 8, блок 9 управлени  производит останов с индикацией неблагополучного исхода контрол  заданного массива блока 2 по контрольной сумме. Разр д и адрес сбо  в этом случае определ ютс  методом последовательного уменьшени  задаваемого массива адресов провер емого блока 2 . Введение в состав устройства дл  контрол  блока посто нной пам ти дополнительных схем, реализук цих режим циклического суммировани , выгодно отличает предлагаемое изобретение от известного, так как повьпаает достоверность контрол  посто нной па «1 ти. Формула изобретени  Устройство дл  контрол  блока посто нной пам ти, содержащее счетчик, регистр числа, первую схему сравнени , элементы И и блок управлени , причем выходы регистра числа подключены к одним из входов первой схемы сравнени , другие входы которой соединены со входами устройства, а выход подключен к первому входу блока управлени , первый и второй выходы которо