SU798728A1 - Многокоординатный регул тор линейнойСКОРОСТи - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть применено в системах программного управлеци  станками, системах изготовлени  фотс ааблонов дл  печатных плат и в графопостроител х. Известно устройство управлени , содержащее генератор, частота которого регулируетс  либо вручную, либ автоматически в зависимости от соде жимого главного счетчика р.. Недостатком такого устройства управлени   вл етс  злачительна  погрешность установки частоты генератора , так как при широком диапазо не частот нет возможности стабилизи ровать частоту генератора. Наиболее близким по технической сущности и достигаемому.результату к предлагаемому  вл етс  многокоординатный регул тор линейной скорост содержащий генератор импульсов,, блок пам ти, соединенный входом и выходом с блоком управлени , первые выходы которого соединены с первыми входами вычислительного блока, вто рые - с входами коммутатора, первый и второй счетчики . Однако применение в иэбестном устройстве генератора, частота кото рого измен етс  в широком диапазоне в зависимости от напр жени  обусловило погрешность изменени  частоты этого генератора (несколько процентов . Поэтому применение такой схемы регул тора скорости дл  случаев, когда требуетс  определение скорости с повышенной точностью в конце участков интерпол ции (например, дл  графопостроителей, установок изготовлени  фотошаблонов дл  печатных плат и т.п.) не представл етс  возможным . Цель изобретени  - повышение точности регулировки линейной скорости координатных механизмов. Поставленна  цель достигаетс  тем, что в известное устройство введены анализатор, третий счетчик, первый и второй формирователи импульсов , четыре элемента ИЛИ, семь элементов задержки, восемь элементов И, первый и второй регистр, выход которого подключен к второму входу вычислительного блока, первый элемент И соединен первым входом с выходом генератора импульсов, вторым входом - с первым выходом вычислительного блока, в выходом через после/овательно соединенные первый элемент ИЛИ, первый формирователь импульсов, второй счетчик, анализатор , второй элемент И, первый и вто рой элементы задержки и третий счет чик - с третьим входом вычислительного блока, третий элемент И соединен первым входом с вторым выходом вычислительного блока, вторым вхо ,дом - с выходом генеоатора импульсо а выходом через последовательно соединенные второй элемент ИЛИ, второй формирователь импульсов, первый счетчик, четвертый элемент И, первый регистр - с четвертым входом вы числительного блока, причем третий выход вычислительного блока через п следовательно соединенные п тый эле мент И, третий счетчик, шестой элемент И - с входом второго регистра, а второй выход второго счетчика соединен с п тым входом вычислительно го блока и через последовательно соединенные третий, четвертый, п ты и шестой элементы задержки - шестым входом вычислительного блока, второ вход второго элемента И через седьмой элемент задержки соединен с вто рым входом п того элемента И и вторы входом первого счетчика, а выходом через третий элемент ИЛИ - с первым выходом управл ющего триггера, втор вход которого соединен с выходом четвертого элемента ИЛИ, подключенного первым входом к третьему выходу блока управлени , вторым .входом к выходу второго элемента задержки, выход управл ющего триггера через седьмой элемент И соединен с вторыми входами первого и второго элемента элементов ИЛИ, второй вход седьмого элемента И подключен к выходу генератора |1Мпульсов, второй вход шестого элемента И - к выходу четвер того элемента задержки и второму вхо ду п того элемента И, выход первого элемента задержки через восьмой элемент И соединен с третьим входом первого счетчика, второй вход восьмого элемента И - с вторым выходе i первого регистра, а четвертый выход вычислительного блока - с третьим входом второго элемента И, второй вход третьего элемента ИЛИ подключен к входу четвертого элемента задержки и третьему входу первого регистра . Такое устройство позвол ет отрабатывать каждый шаг интерпол ции по полученным частным от делени  наибол шего значени  приращени  координаты (в устройстве выбираетс  автоматически ) в соответствующем шаге интерпол ции на значени  остальных приращений координат этого же шага. Получение частного от делени  зна чени  максимального пркращени  координаты на текущее значение соответствующей координаты осуществл етс  следующим образом: делимое и делитель в обратном коде поступают на определенные счетчики, причем делитель в обратном коде поступает еще и в дополнительный регистр, затем включаетс  генератор тактовой частоты , импульсы которого поступают на указанные счетчики. До импульса переполнени  счетчика делимого импульсы переполнени  счетчика делител  поступают в счетчик целой части частного. Таким образом, после переполнени  счетчика делимого и блокировки импульсов генератора, поступающих на указанные счетчики, в счетчике целой части частного и в счетчике делител  получаютс  соответственно цела  и дробна  части частного ( цела  часть - в пр мом коде, а дробна  часть - в обратном коде).Разр дность ikaзaнныx счетчиков и дополнительного регистра определ етс  разр дностью числа, соответствующего максимальному значению любой из имеющихс  координат. На фиг. 1 представлена блок-схема многокоординатного регул тора ли нейной скорости; на фиг. 2 - блоксхема вычислительного блока. Многокоординатный регул  Ър линейной скорости содержит блок 1 пам ти , блок 2 управлени , коммутатор 3, вычислительный блок 4, выходные шины 5-10 вычислительного блока, элемент И 11, генератор 12 импульсов , управл ющий триггер 13, формирователи 14 и 15 импульсов, анализатор 16, элементы ИЛИ 17-20, элементы 21-27 задержки, элементы И 28-34, первый 35 и второй 36 счетчики , первый 37 и второй 38 регистры , третий счетчик 39. Вычислительный блок (фиг.2) содержит триггеры 40 и 41 управлени , элементы ИЛИ 42-44, инвертор 45, схему 46 сравнени , семь элементов И 47-53. Программа изменени  скорости шаговых двигателей по отношению к максимальной скорости в виде шагов интерполировани  ,дьх и лу вводитс  в блок 1 пам ти цифрового регул тора из ЭВМ или от периферийного устройства . Блок 2 управлени  организует работу регул тора по шагс1м интерпол ции .. Дл  каждого шага интерпол ции блок 2 считывает из блока 1 данные очередного шага интерпол ции лх и л у , в зависимости от значений этих дан-. ных вырабатывает сигнашы: а) Чч / б) 2. и в) - f 2. которые  вл ютс  управл ющими дл  каждого шага интерполировани . Дл  упрощени  логики в схеме регул тора линейной скорости используютс  два выходных сигнала блока 2 управлени : а) сигнал 4 соответствует случаю, когда /бх( /uV f; б) сигнал f2 соответствует случа когда . Одновременное наличие признаков Ч и Yi соответствует /uX/-/&vf. Регул тор скорости производит де ление частоты шагов двигател , осуществл клцего отработку наибольшего приращени  координаты дл  каждого ш га интерполировани , на величину R г f ,если/U., или на величину R jfjl , если/л.. Дл  случа когда/дх/ /д- /, отработка шагов интерполировани  дл  обеих координат происходит на максимальной скорости, которую обеспечивают шаговые двигате ли. Вначгше каждого шага интерполировани  регул тор запускаетс  сигналом И,.ц , вырабатываемь блоком 2. Затем этот блок получает из блока 1 пам ти значени  дх и йу дл  первого шага интерполировани , определ ет признаки и 2 f поступающие в коммутатор 3 и в вычислительный блок 4 В зависимости от значени  этих признаков блок 3 осуществл ет передачу значений и & у по шинам .на сиетчи ки 35 и 36, регистр 37. Передача осуществл етс  обратными кодами следующим образом: при наличии признака f( и л.м передаетс  на счетчик 35 и регистр 37, дх - на счетчик 36; при наличии признака Va указанные передачи происход т наоборот. После окончани  этой передачи блок 2 вырабатывает импульс И.5с1пВ процессе делени  приращерий дх и ду (ИЛИ наоборот) имиульсы переполнени  счетчика 35 поступают через задержку 21-на врем  длительности этого импульса, элемент И 29 и элемент ИЛИ 20 на установку управ л ющего триггера 13 в О. Элемент И 9 блокирует прохождение этих импульсов в случае равенства нулю содержимого счетчика 36, определ емого анализатором 16, а при отработке приращений исполнительными механизмами . Этот же импульс после элемента И 29 поступает на задержку 22 на врем  переключени  триггера 13, а после нее - на элемент И 30 передающий содержимое регистра 37 на счетчик 35. После окончани  этой передачи импульс целой части частного Ицч по вл етс  на выходе задерж ки 23, который поступает на вход счетчика 39 целой части частного в качестве счетного импульса и на эле мент ИЛИ 17 дл  установки триггера 13 в 1. После этого процесс делени  продолжаетс  описанным выла способом. Импульс переполнени  счетчика 36 через зёщержку 24 на врем  длительности этого myльca поступает на установку в О регистра 37 и триггера 13 через элемент ИЛИ 20. Этим заканчиваетс  процесс делени  прира щений. Частное от делени  фиксируетс  в счетчиках 35 и 39. По окончании делени  осуществл етс  подготовка системы дл  выдачи соответствующих приращений лх и д у на отработку исполнительными механизмами . Дл  этого импульс после задержки 24 задерживаетс  .линией задержки 25на врем  переключени  триггера 13 и двух инверторных схем, затем через элементы И 11 и 31 передает частное от делени  приращений со счетчиков 35 и 39 на регистры 37 и 38, этот же импульс через задержку 26на врем  указанной передачи кодов устанавливает счетчики 35 и 39 в О, затем через задержку 27 ( АЗ (2)) поступает в вычислительный блок (фиг.2), где устанавливает через элемент ИЛИ 42 в 1 триггеры 40и 41, На этом заканчиваетс  подго тонка регул тора линейной скорости дл  вьщачи приращений д,х иду. Последующа  их выдача осуществл етс  вычислительным блоком 4. Блок 4 осуществл ет вьодачу приращений дх и ду дл  .отработки их исполнительными механизмами. Выдача происходит последовательными колодами . Знаки соответствующих приращений выдаютс  на блок 2 управлени  исполнительными механизмами из блока 1. Триггер 40 управл ет выдачей приращени  Дх, триггер 41 - приращени  ду. Если дх й.у(Ч -Чг-) , то используетс  дл  выдачи приращений триггер 40. Единичные выходы триггеров 40 и 41открывают элементы И 32 и 33, разреша  этим прохождение импульсов генератора 12 через элементы И 18 и 19, формирователи импульсов 14 и 15 на входы счетчиков 35 и 36. Нулевые выходы указанных триггеров поступают на элемент И 47, выход которого блокирует элемент И 29 на врем  отработки приращений координат, т.е-, импульсы переполнени  счетчика 35 не поступают на вход счетчика ..39 при отработке приращений координат. Выход И 47 поступает также через инвентор 45 на элемент И 34, который разрешает прохождение импульсов переноса со счетчика 35 на счетчик 39 при отработке приращений дх и ь. у исполнительными механизмами. I Количество разр дов счетчиков 35, 36 и 39 и регистров 37 и 38 выбираетс , исход  из максимальной частоты отработки приращений дх и ду. Если прин ть л-х ах УМСЯХ 4000, отах кГц, то количество разр дов указанных счетчиков и регистров будет равно 12. Частота тактового генератора при этом должнс быть 8,192 МГц. В процессе отработки приращений А,х и дубольшее по абсолютной величине приращение отрабатываетс  импульсами переполнени  счетчика 36, а меньшее - импульсами сравнени  (Hf-p), поступающих со схемы сравне-ни  46, где сравниваетс  частное от делени  приращений, наход щеес  в регистрах 37 и 38, с содержимыми счетчиков 35 и 39,

проход т через элемент И 48, если () (ду), затем через элемент ИЛИ 43 - на выход регул тора линейно скорости. Иср проход т через элемент И 49, если , затем через ИЛИ 44 - на выход регул тора. Шлход с элемента ИЛИ 43 используетс  исполнительными механизмами блока управлен   дл  отработки приращени  лх, а выход с элемента ИЛИ 44 - дл . отработки приращени  й.у.

Частота, соответствующа  большему по абсолютной величине приращению, поступаккца  со счетчика 36 проходит через элементы И 50 и 51 на элементы ИЛИ 43 и 44, затем - на выход систем

Если лх ду ) импульс запуска регул тора поступает в вьачислительный блок 4, проходит элемент И 52, элемент ИЛИ 42 и устанавливает в 1 триггеге 40 и 41, Триггер 40 даёт разрешение на прохождение импульсов переполнени  счетчика 36 через элемент И 53 на элементы ИЛИ 43 и 44,

После отработки приращений координат дл  каждого шага интерпол ции блока 2 соответствующим импульсом дл  каждой координаты возвращает триггеры 40 и 41 в нулевое состо ние

При количестве координат, большем двух, увеличиваетс  количество признаков Ч . Например, при трех координатах количество этих признаков будет равно

А - 3 6,

Многокоординатный регул тор линейной скорости с трем  координатами строитс  по описанному выше принципу дл  двух координат с небольшим изменением схемы,

Максимсьпьна  погрешность дл  данного способа построени  регул тора линейной скорости определ етс  соотношением rf 2, где п - число двоичных разр дов каждого счетчика. Например , если } 12, максимальное значение координаты равно 4000, то погрешность отработки шагов интерпол ции в предлагаемом устройстве составл ет около 0,025%, что на два пор дка ниже погрешности известных устройств .

Claims (2)

1. Патент ФРГ 2400028, , G 05 D 3/08, 1976.

кл

2. Авторское свидетельство СССР №209566, кл. G 05 В 19/18, 1966 (прототип ) .