SU792258A1 - Test diagnosis apparatus - Google Patents

Test diagnosis apparatus Download PDF

Info

Publication number
SU792258A1
SU792258A1 SU782691143A SU2691143A SU792258A1 SU 792258 A1 SU792258 A1 SU 792258A1 SU 782691143 A SU782691143 A SU 782691143A SU 2691143 A SU2691143 A SU 2691143A SU 792258 A1 SU792258 A1 SU 792258A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
register
block
elements
output
Prior art date
Application number
SU782691143A
Other languages
Russian (ru)
Inventor
Сергей Николаевич Ткаченко
Григорий Николаевич Тимонькин
Вячеслав Сергеевич Харченко
Иван Панкратович Барбаш
Михаил Павлович Ткачев
Original Assignee
Харьковское Высшее Военное Командное Училище Им.Маршала Советского Союза Крылова Н.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Высшее Военное Командное Училище Им.Маршала Советского Союза Крылова Н.И. filed Critical Харьковское Высшее Военное Командное Училище Им.Маршала Советского Союза Крылова Н.И.
Priority to SU782691143A priority Critical patent/SU792258A1/en
Application granted granted Critical
Publication of SU792258A1 publication Critical patent/SU792258A1/en

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

Изобретение относится к области автоматизированного контроля и может быть использовано при тестовом диагностировании различных дискретных объектов.The invention relates to the field of automated control and can be used for test diagnosis of various discrete objects.

. Известно устройство тестового диагностирования, содержащее генератор входных воздействий, блок сравнения, блок дешифрации результатов контроля И блок управления [1].. A known device for test diagnostics, comprising an input impact generator, a comparison unit, a decryption unit for the control results, and a control unit [1].

Недостаток этого устройства заключается в его сложности, обусловленной большим объемом блока управления.The disadvantage of this device is its complexity, due to the large volume of the control unit.

Наиболее близким по технической сущности к предлагаемому является устройство для тестового диагностирования, принятое за прототип, содержащее блок элементов И и последовательно соединенные блок хранения программы диагностирования и первый регистр, первый выход которого подключен к выходу устройства, первый дешифратор, выход которого соединен с первым входом второго дешифратора, вторым входом подключенного к первому входу устройства [2].The closest in technical essence to the proposed one is a device for test diagnostics, adopted as a prototype, containing a block of AND elements and sequentially connected a storage unit for the diagnostic program and a first register, the first output of which is connected to the output of the device, the first decoder, the output of which is connected to the first input of the second a decoder, the second input connected to the first input of the device [2].

К недостаткам этого устройства относятся невысокая его надежность и ограниченная область применения, вызванные выполнением узла формирования тестовых наборов при условном диагностировании.The disadvantages of this device include its low reliability and limited scope, caused by the execution of the node forming test sets for conditional diagnosis.

Цель изобретения — расширение области применения и повышение надежности устройства.The purpose of the invention is the expansion of the scope and increase the reliability of the device.

Указанная цель достигается тем, что устройство содержит триггер, блок элементов ИЛИ и второй регистр, первый вход которого подключен ко второму входу устройства, второй вход — ко второму выходу первого регистра, третий вход - к выходу блока элементов И, а выход - ко входу первого дешифратора и первому входу блока хранения программы диагностирования. Третий вход устройства через триггер подсоединен к первому входу блока элементов ’ ИЛИ, вторым входом подключенного ко второму входу второго дешифратора, а выходом - к первому входу блока элементов И, второй вход которого соединен с третьим выходом первого регистра, четвертый вход устройства подключен ко второму входу блока хранения программы диагностирования.This goal is achieved by the fact that the device contains a trigger, a block of OR elements and a second register, the first input of which is connected to the second input of the device, the second input to the second output of the first register, the third input to the output of the block of AND elements, and the output to the input of the first the decoder and the first input of the storage unit of the diagnostic program. The third input of the device through a trigger is connected to the first input of the block of elements' OR, the second input connected to the second input of the second decoder, and the output to the first input of the block of elements AND, the second input of which is connected to the third output of the first register, the fourth input of the device is connected to the second input block storage diagnostic program.

зs

Функциональная схема устройства приведена на чертеже.Functional diagram of the device shown in the drawing.

На чертеже обозначено: триггер 1, блок 2 элементов ИЛИ, блок 3 элементов И, блок 4 хранения программы диагностирования, первый 5 и второй 6 регистры, первый дешифратор 7, объект 8 контроля, второй дешифратор 9, первый 10, второй 11, третий 12 и четвертый 13 входы устройства, первые 14, вторые 15 и третьи 16 выходы первого регистра.The drawing indicates: trigger 1, block 2 elements OR, block 3 elements AND, block 4 storage of the diagnostic program, the first 5 and second 6 registers, the first decoder 7, object 8 control, the second decoder 9, the first 10, second 11, third 12 and the fourth 13 inputs of the device, the first 14, second 15 and third 16 outputs of the first register.

_ Устройство работает в двух режимах: условное и безусловное тестирование._ The device operates in two modes: conditional and unconditional testing.

Перед началом диагностирования регистр 5 занимает исходное положение, в регистр 6 записан через вход 11 адрес первого тестового набора. Триггер 1 находится в нулевом (в режиме условного тестирования) или в единичном (в режиме безусловного тестирования) состоянии в зависимости от сигнала на входе 12. В режиме условного тестирования по сигналу считывания на входе 13 из блока 4 по адресу, записанному в регистре 6, в регистр 5 считывается код. С выходов 14 регистра 5 тест поступает на вход объекта 8 диагностирования. Реакция с выхода объекта 8 через блок 2 элементов ИЛИ поступает на вторые входы блока 3 элементов И и модифицирует младшие разряды кода адреса, поступающие на первые входы блока 3 с выходов 16 регистра 5. Модифицированный код записывается в младшие разряды регистра 6. В старшие разряды регистра 6 переписываются без изменения старшие разряды кода адреса с выходов 15 регистра 5.Before starting the diagnosis, register 5 is in its original position, the address of the first test set is recorded in register 6 through input 11. Trigger 1 is in the zero (in the conditional testing mode) or in the single (in the unconditional testing mode) state depending on the signal at the input 12. In the conditional testing mode by the read signal at the input 13 from block 4 at the address recorded in register 6, register 5 is read code. From the outputs 14 of the register 5, the test is fed to the input of the diagnostic object 8. The reaction from the output of object 8 through the block of 2 OR elements arrives at the second inputs of the block of 3 AND elements and modifies the lower bits of the address code received at the first inputs of block 3 from the outputs of register 16 5. The modified code is recorded in the lower bits of register 6. In the higher bits of the register 6, the high order bits of the address code from the outputs 15 of register 5 are overwritten without change.

Сформированный таким образом код адреса очередного входного набора поступает из регистра £ 6 на первый вход блока 4. По сигналу, поступающему со входа 13 устройства на блок 4, из него считывается код очередного набора в регистр 5, далее работа устройства происходит аналогично описанному.The address code of the next input set formed in this way comes from the register £ 6 to the first input of block 4. By the signal from the input 13 of the device to block 4, the code of the next set is read into register 5, and then the device operates as described.

После считывания в регистр 5 последнего входного набора в регистр 6 записывается код окончания тестирования (например, нулевой код и дешифратор формирует сигнал разрешения анализа результатов тестирования). По этому сигналу дешифратор 9 анализирует . реакцию объекта и формирует результат диагностирования.After reading the last input set into register 5, the test completion code is written to register 6 (for example, the zero code and the decoder generates a signal for analyzing the test results). At this signal, the decoder 9 analyzes. the reaction of the object and forms the result of the diagnosis.

В· режиме безусловного тестирования триггер·,! устанавливается в единичное состояние и через блок 2 открывает группу элементов И в блоке на все время ' диагностирования. Поэтому адрес очередного входного набора в регистр 6 с регистра 5 поступает без изменения. В остальном работа устройства не отличается от работы в режиме условного тестирования.In the unconditional testing mode, the trigger · ,! is set to a single state and through block 2 opens a group of AND elements in the block for the entire time of diagnosis. Therefore, the address of the next input set in register 6 from register 5 is received unchanged. Otherwise, the operation of the device does not differ from the work in the conditional testing mode.

Существенно отличительные признаки изобретения позволяют повысить надежность устройства за счет его упрощения и расширить область применения благодаря усовершенствованию схемы формирования входных наборов при условном диагностировании.Significantly distinctive features of the invention can improve the reliability of the device due to its simplification and expand the scope due to the improvement of the formation of input sets for conditional diagnosis.

Claims (2)

379 Функциональна  схема устройства приведена на чертеже. На чертеже обозначено: триггер 1, блок 2 элементов ИЛИ, блок 3 элементов И, блок 4 хранени  программы диагностировани , первый 5 и второй 6 регистры, первый дешифратор 7, объект 8 контрол , второй дешифратор 9, первый 10, второй 11, третий 12 и четвертый 13 входы устройства, первые 14, вторые 15 и третьи 16 выходы первого регистра. Устройство работает в двух режимах: условное и безусловное тестирование. Перед началом диагностировани  регистр 5 занимает исходное положение, в регистр 6 записан через вход 11 адрес первого тестового набора. Триггер 1 находитс  в нулевом (в режиме условного тестировани ) или в единичном (в режиме безусловного тестировани ) состо нии в зависимости от сигнала на входе 12. В режиме условного тестировани  по сигналу считьтани  на входе 13 из блока 4 по адресу, записанному в регистре 6, в регистр 5 считываетс  код. С выходов 14 регистра 5 тест поступает на вход объекта 8 диагностировани . Реакци  с выхода объекта 8 через блок 2 элементов ИЛИ поступает на вторые входы блока 3 элементов И и модифицирует младшие разр ды кода адреса, поступающие на первые входы блока 3 с выходов 6 регистра 5. Модифицированный код записываетс  в младшие разр ды регистра 6. В старшие разр щ.1 регистра 6 переписываютс  без изменени  старшие разр ды кода адреса с выходов 15 регистра 5. Сформироваш1ый таким образом код адреса очередного входного набора поступает из регистра - 6 на первый вход блока 4. По сигналу , поступающему со входа 13 устройства на блок 4, из него считываетс  код очередного набора в регистр 5, далее работа устройства происходит аналогично описанному. После считывани  в регистр 5 последнего входного набора в регистр 6 записываетс  код окончани  тестировани  (например, нулевой код и дешифратор формирует сигнал разрешени  анализа результатов тестировани ) RO этому сигналу дешифратор 9 анализирует . реакцию объекта и формирует результат диагностировани . В режиме безусловного тестировашш тригщрл1 устанавливаетс  в единичное состо ние через блок 2 открывает группу элементов И в блоке на все врем  диагностировани . Поэтому адрес очередного входного набора в регистр 6 с регистра 5 поступает без изменени . В остальном работа устройства не тличаетс  от работы в режиме условного тестировани . Сушественно отличительные признаки изобретени  позвол ют повысить надежность устройства за счет его упрощени  и расширить область применени  благодар  усовершенствованию схемы формировани  входных наборов при условном диагностировании. Формула изобретени  Устройство дл  тестового диагностировани , содержащее блок элементов И и последовательно соединенные блок хранени  программы диагностировани  и первый регистр, первый выход которого подключен к выходу устройства , первый дешифратор, выход которого соединен с первым входом второго дешифратора , вторым входом подключенного к первому входу устройства, отличающеес  тем, что, с целью расширени  области применени  и повышени  надежности устройства, оно содерзкит триггер, блок элементов ИЛИ и второй регистр, первый вход которого подключен ко второму входу устройства , второй вход - ко второму выходу первого регистра, третий вход - к выходу блока элементов И, а выход - ко входу первого дешифратора и первому входу блока хранени  программы диагностировани , третий вход устройства через триггер подсоединен к первому входу блока элементов ИЛИ, вторым входом подключенного ко второму входу второго дешифратора, а выходом - к первому входу блока элементов И, второй вход которого соединен с третьим выходом первого регистра, четвертый вход устройства подключен ко второму, входу блока хранени  программы диагностировани . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 377738, кл. G 05 В 23/00, 1973. 379 The functional diagram of the device is shown in the drawing. In the drawing: trigger 1, block 2 of elements OR, block 3 of elements AND, block 4 of storage of the diagnostic program, first 5 and second 6 registers, first decoder 7, control object 8, second decoder 9, first 10, second 11, third 12 and the fourth 13 inputs of the device, the first 14, second 15 and third 16 outputs of the first register. The device works in two modes: conditional and unconditional testing. Before the start of diagnosis, register 5 is in the initial position, and in register 6, the address of the first test set is written through input 11. Trigger 1 is in zero (in conditional testing mode) or in single (in unconditional testing mode) state depending on the signal at input 12. In conditional testing mode by the input signal at input 13 of block 4 at the address written in register 6 The register 5 reads the code. From the outputs 14 of register 5, the test arrives at the input of object 8 of the diagnosis. The reactions from the output of object 8 through the block 2 elements OR arrive at the second inputs of the block 3 elements AND, and modify the lower bits of the address code that arrive at the first inputs of block 3 from the outputs 6 of register 5. The modified code is written into the lower bits of the register 6. In the older ones bit 1 of register 6 is rewritten without changing the higher bits of the address code from outputs 15 of register 5. The address code of the next input set thus formed is transferred from register - 6 to the first input of block 4. By a signal from input 13 of the device to block 4 , the code of the next set into register 5 is read from it, then the device operates similarly to the described one. After reading the last input set into register 5, a test end code is written to register 6 (for example, a zero code and a decoder generates a test analysis resolution enable signal) RO for this signal decoder 9 analyzes. the reaction of the object and forms the result of the diagnosis. In the unconditional test mode, the triggers1 is set to one state through block 2 opens a group of AND elements in the block for the entire time of the diagnosis. Therefore, the address of the next input set in register 6 from register 5 is received without change. Otherwise, the operation of the device does not differ from the work in the conditional testing mode. The distinctive features of the invention make it possible to increase the reliability of the device by simplifying it and expand its scope by improving the design of the formation of input sets with conditional diagnostics. The invention The device for test diagnostics, which contains a block of elements And serially connected block of storage of the diagnostic program and the first register, the first output of which is connected to the output of the device, the first decoder, the output of which is connected to the first input of the second decoder, the second input connected to the first input of the device, characterized in that, in order to expand the field of application and increase the reliability of the device, it contains a trigger, a block of OR elements and a second register, the first input which is connected to the second input of the device, the second input to the second output of the first register, the third input to the output of the I block, and the output to the input of the first decoder and the first input of the diagnostic program storage unit, the third input of the device through the trigger is connected to the first input of the block elements OR, the second input connected to the second input of the second decoder, and the output to the first input of the block of elements And, the second input of which is connected to the third output of the first register, the fourth input of the device connected to volts rum entry diagnosing program storage unit. Sources of information taken into account during the examination 1. USSR author's certificate No. 377738, cl. G 05 B 23/00, 1973. 2.Авторское свидетельство СССР N 583370, кл. G 06 F 15/46, 1976 (прототип).2. Authors certificate of the USSR N 583370, cl. G 06 F 15/46, 1976 (prototype).
SU782691143A 1978-12-05 1978-12-05 Test diagnosis apparatus SU792258A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782691143A SU792258A1 (en) 1978-12-05 1978-12-05 Test diagnosis apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782691143A SU792258A1 (en) 1978-12-05 1978-12-05 Test diagnosis apparatus

Publications (1)

Publication Number Publication Date
SU792258A1 true SU792258A1 (en) 1980-12-30

Family

ID=20796302

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782691143A SU792258A1 (en) 1978-12-05 1978-12-05 Test diagnosis apparatus

Country Status (1)

Country Link
SU (1) SU792258A1 (en)

Similar Documents

Publication Publication Date Title
US7065749B2 (en) Program development compressed trace support apparatus
US4742466A (en) System for measuring path coverage represented by the degree of passage of execution paths in a program
US20100070937A1 (en) Circuit verification apparatus, circuit verification method, and recording medium
JPS63291134A (en) Logically integrated circuit
SU792258A1 (en) Test diagnosis apparatus
JPWO2002093583A1 (en) Semiconductor memory test apparatus and address generation method for failure analysis
US20010016923A1 (en) Program execution system for semiconductor testing apparatus
JPH04367946A (en) Debug information output system
SU1343439A1 (en) Video signal forming device
SU519766A1 (en) Device for controlling ferrite matrices of RAM
JPH0423051A (en) Microprocessor
SU842929A1 (en) Teaching device
KR20020079162A (en) Hardware-based software debugging device
JP2704117B2 (en) Simulator
SU834704A1 (en) Storage control device
SU546888A1 (en) Device for controlling digital objects
SU744579A1 (en) Device for testing integrated circuits
JPH01287486A (en) Test pattern program generating device
JPH0778096A (en) Program test system
SU516040A1 (en) Device for controlling the sequence of the program modules
JPH05224987A (en) Program debugger for pipeline processing system computer
JP2002091797A (en) Test coverage mark system
JPH04242440A (en) Debugging information output system
JPH064338A (en) Scan path controller
JPH10206501A (en) Semiconductor integrated circuit device and testing method