SU788018A1 - Способ измерени частоты и периода гармонического сигнала и устройство дл его осуществлени - Google Patents

Description

риода гармонического сигнала, основа ном на одновременном счете чисел импульсов образцовой и неизвестной час тот и в сравнении подсчитываемого чис ла импульсов образцовой частоты с за данным числом, с ним сравнивают также подсчитываемое число импульсов неизвестной частоты и при сравнении одног из чисел обеих частот с заданным чис лом с приходом очередного импульса другой частоты прекращают счет импульсов обеих частот и по величине зафиксированных чисел вычисл ют конечный результат измерени . В устройство дл  осуп;ествлени  спо соба, содержащее процессор, два счетчика импульсов с дешифраторами кодов генератор образцовой частоты, выход которого через первый элемент И соединен со счетным входом первого счетчика, входной формирователь, выход которого через второй элемент И соединен со счетным входом второго счетчика и первым входом третьего элемента И, первый триггер, установочный вход которого соединен с выходом третьего элемента И, пр мой вы ход - с управл юцими входами первого и второго элементов И, инверсный выход - с управл ющим входом процессора , второй триггер, четвертый, п тый и шестой элементы И, причем выход дешифратора первого счетчика соединен со входом п того элемента И, вто рой вход которого соединен с выходом первого элемента И, а выход - с уста новочным входом второго триггера, выходы дешифратора второго счетчика соединены с входами шестого элемента И, управл ющий выход процессора соединен со вторым входом третьего элемента И, дополнительно введены триггер , установочный вход которого соединен с выходом шестого элемента И, элемент И, первый вход которого соединен с выходом дополнительного триггера , элемент ИЛИ, входы которого со единены с выходами четвертого и дополнительного элементов И, а выход со сбросовым входом первого триггера причем информационные входы процессо ра соединены с выходами первого и второго счетчиков, выход первого эле мента и соединен со вторым входом до полнительного элемента И, выход второго , элемента И соединен с втopы ш входами четвертого и шестого элементов И, а выход второго триггера подключен к первому входу четвертого элемента И. На чертеже представлена блок-схем устройства дл  реализации способа из мерени  частоты и периода гармоничес кого сигнала. С приходом первого импульса неизвестной частоты начинают одновременно считать синхронизированные импуль сы образцовой и неизвестной частот. При сравнении подсчитываемого числа импульсов сздноГ; из частот с заданным значением по приходу импульса другой частоты прекращают счет импульсов обоих частот. КО1-;еч1-;ыи результат изпериода Т j( опмерени  частоты t или редел ют из соотношений значение образ;4::;вг};; частоты; зафиксированное число импульсов образцовой частоты; зафиксирс:)злнное число импуль сов неизвестной чаг;тоты. Врем  измерени  в прсллаглсмом способе всегда равно ueJioNr, числу пеиодов меньшей частоть., а зафиксироанное число импульсов бо71ьи ей частоы N всегда больше или равно заданноу значению N3, вследствие чего мак симальна  погреи:ность ква нтовани  c/.f не будет превыиать заданной о . . I О Устройство дл  реализации способа содержит процессор 1, счетчики 2 и 3 импульсов, дешифраторы 4 и 5 кодов, элементы И 6-12, элемент ИЛИ 13, триггеры 14-16, генератор 17 образцовой частоты, входной формирователь 18. Устройство работоет следующим образом . После поступлени  на вход элемента И 11 разрешающего потенциала с выхода процессора 1 первый импульс неизвестной частоты, поступив11;ий с выхода форг даровател  18 через элемент И 11 на вход триггера 15, устанавливает последний в един,;чное состо ние. Единичный потенциал на выходе триггера 15 открывает элементы И 7 и 8 и запускает генератор 17 образцовой частоты. Счетчики 2 и 3 начинают подсчитывать соответственно числа импульсов образцовой и неизвестной частот , поступающие на их входы с выходов элементов 7 и 8. При достижении, например, числом в счетчике 2 значени  (Nзcja- - У тановленного в обоих дешифраторах 4 и 5, на выходе дешифратора 4 по витс  соответствующий сигнал. Следующий импульс, по вившийс  на выходе элемента И, проходит на вход счетчика 2 и через элемент И 6 устанавливает в единичное состо ние триггер 14, По вившийс  после этого на выходе элемента И 8 импульс неизвестной (меньшей) частоты поступает на вход счетчика 3 и через элемейт И 10 и элемент ИЛИ 13 устанавливает в единичное состо ние триггер 15, который закрывает элементы И 7 и 8 и подает сигнал окончани  счета на вход процессора 1. По этому сигналу процессор 1 отсчитывает зафиксированные числа со счетчиков 2 и 3 и вычисл ет измерени . Если большей окажетс  неизвестна  частота, то после по влени  соответствующего сигнала на вьссоде дешифратора 5 и установлени  в единичное .состо ние триггера 16, счет импульсов прекращаетс  с по влением на выходе элемента И 17 импульса образцовой частоты, который через элемент И 12 и элемент ИЛИ 13 устанавливает в нулевое сосго ние триггер 15.

Использование предлагаемого способа измерени  частоты и периода гармонического сигнала обеспечивает р д преимуществ.

Одновременное сравнивание подсчитываемых чисел образцовой и неизвестной частот с заданнЕлм значением и прекращение счета по достижению числом импульсов большей частоты заданного поз вол ет уй еличить верхний предел измерени  в п раз, равное разр дности счетчиков.

Отсутствие избыточного времени измерени  позвол ет достигнуть максимального быстродействи  при сохранении заданной точности измерени .

Claims (2)

1.Способ измерени  частоты и пери ода гармонического сигнала,основанньзй на одновременном счете чисел импульсов образцовой и неизвестной частот и в сравнении подсчитываемого числа импульсов образцовой чаЬтоты с заданным числом, отличающийс   тем, что, с целью расширени  функциональных возможностей, диапазона и увеличени  быстродействи  измерени , с заданным числом сравнивают также подсчитываемое число импульсов неизвестной частоты и при сравнении одного из чисел обеих частот с заданны1 1 числом с приходом очередного импульса другой частоты прекращают счет импульсов обеих частот и по величине зафиксированных чисел определ ют конечный результат измерени .

2.Устройство дл  осуществлени  способа по п. 1, содержащее процессор два счетчика импульсов с дешифраторами кодов, генератор образцовой частоты , вьлход которого через первый элемент и соединен со счетным входом

первого счетчика, входной Формирователь , выход которого через второй элемент И соединен со счетным входом второго счетчика и первым входом третьего элемента И, первый триггер, установочный вход которого соединен с выходом третьего элемента И, пр мой выход - с управл ю цими входами первого и второго элементов И; инверсный выход - с управл ющим входом процессора , второй триггер, четвертый, п тый и шестой элементы И, выход дешифратора первого счетчика соединен со входом п того элемента И, второй вход которого соединен с выходом первого элемента И, а выход - с установочным входом второго триггера, выходы дешифратора второго счетчика соединены с входами шестого элемента И, управл ющий выход процессора соединен со вторым входом третьего элемента И, отличающеес  тем, что, с целью расширени  функциональных возможностей, диапазона и увеличени  быстродействи  измерени , в него дополнительно введены триггер, установочный вход которого соединен с выходом шестого элемента И, элемент И, первый вход которого соединен с выходом дополнительного триггера, элемент ИЛИ, входы которого соединены с выходами четвертого и дополнительного элементов И, а выход со сбросовым входом первого триггера, причем информационные входы процессора соединены с выходами первого и второго счетчиков, выход первого элемента И соединен со вторым входом дополнительного элемента И, выход второго элемента И соединен со вторыми входами четвертого и шестого элементов И, а выход второго триггера подключен к первому входу четвертого элемента И.

Источники информации, прин тые во внимание при экспертизе

1.Кирианаки Н. В. и Дубыкевич В.Б Методы и устройства цифрового измерени  низких-и инфранизких частот. Львов, 1975, с. 32-37.

2.Патент США 3553728, кл. G 01 R 23/02, 1971.