SU784815A3

SU784815A3 - Analog comparator

Info

Publication number: SU784815A3
Application number: SU782583497A
Authority: SU
Inventors: Брауер Янош; Хацер Петер; Секели Иштван; Маркуш Лепк Ференц; Рожа Петер; Севези Арпад; Сараз Дьерць
Original assignee: Хирадаштпехникай Ипари Кутато Интезет (Фирма)
Priority date: 1977-02-22
Filing date: 1978-02-21
Publication date: 1980-11-30
Also published as: HU174002B; DD138583A5

Description

(54) АНАЛОГбИ Й КОМПАРАТОР(54) ANALOG COMPUTER

Изобретение относитс к измеритель ной технике и найдет применение в электронных устройствах, преимуществе но в приборах техники св зи. Известен аналоговый компаратор, сЪдержащий дифференциальный усилитель ный каскад с генератором тока в цепи эмиттеров транзисторов усилит ельного каскада, выходной оконечный каскад, выполненный на дифференциальном усили теле на транзисторах, коллекторы кото рых соединены с входом вентильного каскада l . .Недостатком такого компаратора вл етс то, что он может примен тьс в сравнительно узком диапазоне входно го напр жени . Цель изобретени - расширение диапазона входного напр жени без ухудшени быстродействи компаратора. Указанна цель достигаетс тем, что в аналоговый компаратор, содержащий дифференциальный усилительный каскад с генератором тока в цепи эмит теров транзисторов усилительного каскада , выходной оконечный .каскад, выполненный на дифференциальном усилителе на транзисторах, коллекторы которых соединены со входом вентильного каскада, введены второй дифференциальный усилительный каскад и блок, ускорени , включенный -между генератором тока и клеммой источника питаии , причем база транзисторов второго дифференциальногю усилительного каскада соединены с выходами дифференцигшьного усилительного каскгща, коллекторы соединены с е$ааами транзисторов выходного оконечного каскада и через прследовательно Соединенные диоды и резистор - с одной клеммой источника питани , а эмиттеры через резистор соединены с другой клеммой источника питани , при этом блок ускорени выполнен в виде управл емого усилительного каскада, а в дифференциальном усйлительиом каскаде использованы полете транзисторы, На чертеже изображена принципиальна схема аналогового компаратора. Компаратор содержит снабженный полевыми транзисторами.входной дифференциальный усилительный каскад 1г причем дифференциальный усилитель имеет генератор 2 тока и блок 3 ускорени . Затворы полевых транзисторов, осуществл ющих функции управл емое элементов, образуют входы входного дифференцисшьного усилительного ijacxaда 1. На выходе дифференциального ус литёльногб каскада 1 включен дифферен циальный усилительный каскад 4. Выход дифференциального усилительного каскада 4 через оконечный каскад 5 соединен с вентильным каскадом б дл передачи нагрузки на выходе. Входы компаратора образованы затвс .ами полевых транзисторов 7 и 8, расположенных во входном дифференциал ном усилительном каскаде. Стоки полевых транзисторов 7 и 8 образуют с одной стороны выход этого каскада, а с друго стороны они соединены через резистор 9 или резистор 10 и через общий резистор Не первой 12 источника напр жени . Совместно включенные истоки полевых транзисторов 7 и 8 присоединены к выходу генератора 2тока. Генератор 2 тока содержит транзистор 13 с разомкнутым коллектором. Эмиттер транзистора 13 соединен через резистор 14 со второй клеммой 15 источника напр жени . Коллектор транзистора 13 через последовательно включенные вторые диоды 16 и 17, а также через резистор 18 выполн ет функцию входа генератора 2 тока. Генератор 2 тока соединен с блоком 3у скорени , выполненным как управл емый усилигельный каскад. Управл емый усилительный каскад содержит транзистор 19 типа п-р-п и транзистор 20типа р-п-р, включенные между двум клеймами 15 и 12 источника напр жени Тран зйстор 20 соединен через резистор 21с эмиттером транзистора 19. База транзистора 20 присоединена к коллектору транзистора 13, расположенному в генераторе 2 тока. Эмиттер транзистора 20 через конденсатор 22 соединен с эмиттером транзистора 13. База транзистор 21 соединена с общей точкой диода 16 и резистора 18. База транзистора 13, помещенного в генераторе 2 тока, соединена с выходом первого делител , причем первый делитель состоит из первого резистора 23, включенного между обеими клеммами 15 и 12 источника напр жени й соёдйненных друг с другом последовательно диодов 16 и 17. Нижнее звено кег(ЙТёУ1ЯГ содержащее диоды, параллель но соединено с диодами база - эмиттер транзистора 13. , ..- v Второй ступенью компаратора вл етс дифференциальный усилительный Лйскад 4, состо щий из дифференциаль ного усилител высокого быстродействи . .....„, ,. .,, ,.,.-,. -. Вход .дифференциального усилительного каскада 4 образо1в н ба.зами транзисторов 24 и 25 типа п-р-п дифференциального усилител , а выход каскада соединен с коллекторами транзисторов 24 и 25. Включенные последовательно диоды 26-29 образуют коллекторные согтротивлени транзисторов 24 и 25. Аноды диодов 26 и 27 или диодов 28 и 29 соединены через общий резистор 30 с первой клеммой 12 источника напр жени . Резистор 31 представл ет собой генератор тока дифференциального усилительного каскада 4, он помещён между второй клеммой 15 источника напр жени и общими эмиттерами шестого и седьмого транзисторов 24 и 25. Также и оконечный усилительный каскад 5 содержит дифференциальный усилитель . Вход этого каскада образован базами помещенных в дифференциальном усилителе транзисторов 32 и 33 типа р-п-р, а выход каскада соединен с коллекторами транзисторов 32 и 33. Оконечный усилительный каскад 5 имеет генератор тока с разомкнутым коллектором , причем эмиттертранзистора 34 соединен через резистор 35 с первой клеммой 12 источника напр жени . База транзистора 34 присоединена к выходу второго делител . Второй делитель состоит из резистора 35, включенного между клеммами 15 и 12, и соединенных между собой последовательно диодов 36 и 37. Делитель выполнен так, что диоды 36 и 37 делител включаютс параллельно с диодом база - эмиттер транзистора 34. Дифференциальный усилитель снабжен симметричным выходом. Резисторы 38 и 39, соединенные с корпусом, вл ютс коллекторными сопротивлени ми дифференциального усилител . Вентильный каскад 6, передающий выходную нагрузку, соединен одним своим входом с выходом оконечного каскада, а другие входы предназначаютс дл селектирующих импульсов. Принцип работы данного компаратора и известных компараторов аналогичен. Различие входных сигналов усиливаетс входным каскадом 1. Полученный сигнал управл ет дифференциальным усилительным каскадом 4 или оконечным усилительным каскадом 5. Все каскады выполнены таким образом или коллекторные нагрузки выбраны так, что рабочие точки активных элементов во всей области регулировани наход тс S пределах линейной зоны, в результате чего не возникает перевозбуждени ИЛИ насыщени . При перерегулировании компаратбра переходный сигнал, поступающий на резистор 18, управл ет через конденсатор блока ускорени транзистором 13 генератора тока, благодар чему обеспечиваетс ускоренное переключение в обоих направлени х. Расположенные в делител х диоды компенсируют температурную зависимость генераторов тока. формула изобретени 1. Аналоговый компаратор, содержащий дифференциальный усилительный каскад с генератором тока в цепи эмиттеров транзисторов усилительного каскада , выходной оконечный каскад, выполненный на дифференциальном усилителе на транзисторах, коллекторы которых соединены со входом вентильного каскада, отличающийс тем,The invention relates to measuring equipment and will find application in electronic devices, advantageously in devices of communication equipment. An analog comparator is known, supporting a differential amplifier stage with a current generator in the emitter circuit of the transistors of the amplifier cascade, an output terminal cascade performed on the differential force of a transistor body, the collectors of which are connected to the input of the valve cascade l. A disadvantage of such a comparator is that it can be applied in a relatively narrow input voltage range. The purpose of the invention is to expand the input voltage range without degrading the performance of the comparator. This goal is achieved in that an analog comparator containing a differential amplifier stage with a current generator in the emitter circuit of the transistors of the amplifier stage, an output terminal stage, performed on a differential amplifier with transistors, whose collectors are connected to the input of the valve stage, is introduced into the second differential amplifier stage and the block, the acceleration, connected - between the current generator and the terminal of the power source, and the base of the transistors of the second differential amplifier is The cadas are connected to the outputs of the differential amplifier, the collectors are connected to the output transistors of the output terminal stage and connected via a diode and a resistor to one power supply terminal, and the emitters are connected to another power supply terminal, the acceleration unit is in the form a controlled amplifier stage, and in a differential amplifier stage, flight transistors are used. A schematic diagram of an analog comparator is shown. The comparator contains equipped with field-effect transistors. An input differential amplifier stage 1 g, the differential amplifier having a current generator 2 and an acceleration unit 3. The gates of field-effect transistors, which perform the functions of controllable elements, form the inputs of the input differential amplifier ijacad 1. At the output of the differential auger of the cascade 1, the differential amplifier cascade 4 is turned on. The output of the differential amplifier cascade 4 is connected to the valve cascade b for transfer at the exit. The inputs of the comparator are made up of voltages of field-effect transistors 7 and 8 located in the input differential amplifier stage. The drains of field-effect transistors 7 and 8 form the output of this cascade on one side, and on the other side they are connected via resistor 9 or resistor 10 and through a common resistor He of the first 12 voltage source. Jointly connected sources of field-effect transistors 7 and 8 are connected to the output of a 2-current generator. The current generator 2 comprises an open-collector transistor 13. The emitter of the transistor 13 is connected via a resistor 14 to a second terminal 15 of the voltage source. The collector of the transistor 13 through the series-connected second diodes 16 and 17, as well as through the resistor 18, performs the function of the input of the current generator 2. The current generator 2 is connected to a speed unit 3u, which is designed as a controlled amplifying stage. The controlled amplifying cascade contains a pnp type transistor 19 and a 20type ppp type transistor connected between two brands 15 and 12 of the voltage source. Transistor 20 is connected via a resistor 21 with the emitter of the transistor 19. The base of the transistor 20 is connected to the collector of the transistor 13, located in the generator 2 current. The emitter of transistor 20 through a capacitor 22 is connected to the emitter of transistor 13. The base of transistor 21 is connected to the common point of diode 16 and resistor 18. The base of transistor 13, placed in current generator 2, is connected to the output of the first divider, and the first divider consists of the first resistor 23, connected between the two terminals 15 and 12 of the voltage source and diodes 16 and 17 connected in series with each other. The lower link of the keg (JETUYAG containing diodes, is parallel connected to the diodes of the base-emitter of the transistor 13., ..- v The second stage comparator Ora is a differential Lyscade 4, consisting of a high-speed differential amplifier. .....,,...,.,.,.,. -. The input of the differential amplifier stage 4 is formed by transistors 24 and 25 of the type pnp differential amplifier, and the output of the cascade is connected to the collectors of transistors 24 and 25. The diodes connected in series 26-29 form collector resistors of transistors 24 and 25. The anodes of diodes 26 and 27 or diodes 28 and 29 are connected through a common a resistor 30 with the first terminal 12 of the voltage source. Resistor 31 is a current generator of a differential amplifier stage 4, it is placed between the second terminal 15 of the voltage source and the common emitters of the sixth and seventh transistors 24 and 25. Also, the terminal amplifier stage 5 contains a differential amplifier. The input of this cascade is formed by bases of pnp type transistors 32 and 33 placed in the differential amplifier, and the output of the cascade is connected to the collectors of transistors 32 and 33. The terminal amplifier stage 5 has a current generator with an open collector, and the emitter transistor 34 is connected through a 35 sec resistor the first terminal 12 of the voltage source. The base of the transistor 34 is connected to the output of the second divider. The second divider consists of a resistor 35 connected between terminals 15 and 12 and diodes 36 and 37 connected in series. The divider is made so that the divider diodes 36 and 37 are connected in parallel with the base-emitter diode of the transistor 34. The differential amplifier is equipped with a balanced output. Resistors 38 and 39 connected to the housing are the collector resistances of the differential amplifier. The valve stage 6 transmitting the output load is connected by one input to the output of the terminal stage, and the other inputs are intended for selection pulses. The principle of operation of this comparator and known comparators is similar. The difference in the input signals is amplified by the input stage 1. The received signal controls the differential amplifier stage 4 or the terminal amplifier stage 5. All stages are performed in this way or the collector loads are chosen so that the operating points of the active elements in the entire control area are S the result is no overexcitement or saturation. When the comparator is overshoot, the transition signal to the resistor 18 controls the accelerator transistor 13 through the capacitor of the current generator, thereby providing an accelerated switching in both directions. Diode-mounted diodes compensate for the temperature dependence of current generators. 1. Analog comparator containing a differential amplifier stage with a current generator in the emitter circuit of the transistors of the amplifier stage, an output terminal stage performed on a differential amplifier with transistors, the collectors of which are connected to the input of the valve stage, characterized by

что, с целью расширени йиапазонаthat in order to expand the range

входного напр жени без ухудшени быстродействи , в него введены второй дифференциальный усилительный каскад и блок ускорени , включенный между генератором тока и клеммой источника питани , причем базы транзисторов второго дифференциального усилительного каскада соединены с выходами дифференциального усилительного каскада, коллекторы соединены с базами транзисторов выходного оконечного каскадаinput voltage without degrading performance, a second differential amplifier stage and an acceleration unit connected between a current generator and a power supply terminal are inserted in it, the transistor bases of the second differential amplifier stage are connected to the outputs of the differential amplifier stage, the collectors are connected to the bases of the transistors of the output terminal stage

и через последовательно соединенные диоды и резистор с оййой клеммой источника питани , а эмиттеры через резистор соёдинёШ с другой клеммой источника питани .and through series-connected diodes and a resistor with a power supply source terminal, and emitters through a connection resistor with another power source terminal.

2.Компаратор по п Л, отличающийс тем, что блок ускорени выполнен в виде управл емого усилительного каскада.2. A comparator according to Claim L, characterized in that the acceleration unit is made in the form of a controlled amplifying stage.

3.Компаратор по ппЛ и 2, о т личающийс тем, что в дифференциальном усилительном каскаде использованы полевые транзисторы.3. Comparator of PPL and 2, which is indicated by the use of field effect transistors in the differential amplifier stage.

Источники информации, прин тые во внимание при экспертизе 1. Зарубежна радиоэлектроника. Sources of information taken into account in the examination 1. Foreign electronics.

5 М., Сов. радио, 6, 1976, с.42 (прототип).5 M., Owls. radio, 6, 1976, p.42 (prototype).

Claims

Claim

1. An analog comparator containing a differential amplifier kas784815 cad with a current generator in a circuit of emitters of transistors of an amplifier stage, an output terminal stage made on a differential amplifier on transistors, the collectors of which are connected to the input of the valve stage, characterized in that, for the purpose of range extension .....

the input voltage without sacrificing performance, a second differential amplifier stage and an acceleration unit connected between the current generator and the power supply terminal are introduced into it, the bases of the transistors of the second differential amplifier stage connected to the outputs of the differential amplifier stage, the collectors connected to the bases of the transistors of the output terminal stage and through diodes and a resistor connected in series with one terminal of the power source, and emitters are connected through a re-eistor to the other emmoy ICs · source of power.

„

2. The comparator of claim 1 differs w ⁵ and w i th a fact that the acceleration unit is made in form of a controllable amplifier stage.

3. The comparator according to claims 1 and 2, characterized in that the field-effect transistors are used in the differential · ’On the potential amplifier stage.