SU784016A1 - Устройство тактовой синхронизации - Google Patents
Устройство тактовой синхронизации Download PDFInfo
- Publication number
- SU784016A1 SU784016A1 SU782709178A SU2709178A SU784016A1 SU 784016 A1 SU784016 A1 SU 784016A1 SU 782709178 A SU782709178 A SU 782709178A SU 2709178 A SU2709178 A SU 2709178A SU 784016 A1 SU784016 A1 SU 784016A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- pulses
- frequency
- signal
- elements
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
Изобретение относитс к технике. св зи и может использоватьс дл выделени колебаний тактовой частоты в системах передачи данных. Известно устройство тактовой син- хронизации, содержащее последовател но соединенные задающий генератор, блок добавлени -вычитани и делител частоты, усилитель-ограничитель, вы ход которого подключен к входу дифференцирующей цепи, а также усредни тель 11. Однако известное устройство тактовой синхронизации обладает низкой помехозащищенностью. Целью изобретени вл етс повышение помехоустойчивости. Дл этого в устройство тактовой синхронизации, содержащее последова тельно соединенные задающий генбратор , блок добавлени -вычитани и де литель частоты,, усилитель-ограничитель , выход которого подключен к входу дифференцирующей цепи, а такж усреднитель, введены сумматор, гене ратор высокочастотного шума, формирователь отстающего и опережакадего стробимпульсов и два элемента И, причем выход генератора высокочасто ного шума через сумматор подключен к входу усилител -ограничител ,выхр/з, дифференцирующей цепи подключен к первым входам первого и второго элементов И, выходы которых через усреднитель цодключены к другому входу блока доВавле й -вйЧйТани , а выход делител частоты через формирователь отстающего и опережающего стробимпульсов подключен к вторым входам первого и второго элементов И. На чертеже приведена структурна электрическа схема предлагаемого устройства. Устройство тактовбй синхронизации содержит задающий генератор 1, блок 2 добавлени -вычитани , делитель 3 частоты, усилитель-ограничитель 4, .дифференцирующую цепь 5, усреднитель 6, сумматор 7, генератор 8 высокочастотного шума, формирователь 9 отстающего и опережающего стробимпульсов и два элемента ;И 10 и 11. Устройство работает следующим об разом. Сигнал с выхода синхронного детектора модема в виде глазковой диаграммы поступает на сумматор 7, на второй вход которого подключаетс сигнал от генератора 8 высокочастотного
784016
шума, который неоходим дл создани достаточного дл управлени устройств ом тактовой синхронизации числа пересечений нулевого порога в области, прилегающей к максимальному раскрыву глазковой диаграммы. Пересечени нулевого порога выдел ютс с помощью усилител -ограничител 4 и дифференцируклдей цепи 5, на выходе которой формируетс поток импульсов,минимальное число которых соответствует Мйксимальному раскрыву глазковой диаграммы, т.е. оптимальному моменту стробировани ,
. Сигнаил с выхода Дифференцирующей цепи 5 пЩйЙйШётсй йбЯМйЙ 1 з входов двух элементов И 10 и 11, кото рые выполн ют роль ключей. На вторые входы элементов И 10 и 11 подвод тс стробимпульсы, сдвинутые по О- к сйгналу ; на выходе с;истё№а тактовЬй синхронизации на величины д€ и -дЬ , соответственно. Эти стробимпульсы g формируютс с помощью формировател 9 отс аимего и опережашего стробимпульсов , ко входу которого подключаетс сигнал с в.ыхода делител 3 частоты . Длительность стробимпульсов опр дёЛйё т число импульсов, которые пройдут через элемент И 10 и 11 с выхйда дифференцирующей цепи 5. Разность между импульсами на выходах соответствующих элементов И 10 и 11 покажёт величину и знак управлени к точке минимального значени потока импульсов на выходе дифференцирующей цепи 5. Эта разность определ етс и усредн етс с помощью усреднител 6 и блока 2 добавлени -вычитани . Если в качестве усреднител б используетс реверсивный счетчик, то выходы элементов И 10 и 11 подключаютс ко входам добавлени и вычитани соответственно. С выхода усреднител 6 поступает сигнал на блок 2 добавлени -вычитани , с помощью которого вставл ютс либо исключаютс
импульсы из колебани задающего генератора 1,так что фаза колебани тактовой частоты на выходе делител 3 частоты всегда стремитс к оптимальному моменту стробировани .
Таким образом, предложенное устройство тактовой синхронизации отсле Кивает оптимальный момент стробиро- вани и вл етс более помехоустойЧИВ1 .1М к линейным искажени м в канале, что выгодно отличает его от прототипа .
Claims (1)
1. Тамм Ю.А. Адаптивна коррекци сигнала передачи данных, М., Св зь, 1978, с.70, рис.3.2 (прототип ) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782709178A SU784016A1 (ru) | 1978-12-25 | 1978-12-25 | Устройство тактовой синхронизации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782709178A SU784016A1 (ru) | 1978-12-25 | 1978-12-25 | Устройство тактовой синхронизации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU784016A1 true SU784016A1 (ru) | 1980-11-30 |
Family
ID=20803704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782709178A SU784016A1 (ru) | 1978-12-25 | 1978-12-25 | Устройство тактовой синхронизации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU784016A1 (ru) |
-
1978
- 1978-12-25 SU SU782709178A patent/SU784016A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5720052A (en) | Input data synchronizing circuit | |
GB1294759A (en) | Variable frequency oscillator control systems | |
US4166249A (en) | Digital frequency-lock circuit | |
SU784016A1 (ru) | Устройство тактовой синхронизации | |
CA2076960A1 (en) | Frequency scaler for synchronous digital clock | |
JPS63996B2 (ru) | ||
GB1152210A (en) | Synchronizing System | |
US4352192A (en) | Timing signal synchronization device | |
SU871095A1 (ru) | След щий преобразователь периода следовани импульсов в код | |
GB1079912A (en) | Distortion reduction circuit | |
US3820051A (en) | Adaptive threshold circuit employing nand gates interconnecting flip-flop circuit | |
JPS5381059A (en) | Digital phase synchronizing system | |
JPS6058616B2 (ja) | 通信装置 | |
SU919126A2 (ru) | Устройство дл синхронизации двоичных сигналов | |
SU1467783A1 (ru) | Устройство дл формировани частотно-манипулированного сигнала | |
SU813396A1 (ru) | Управл емый генератор синхроим-пульСОВ | |
JPH0669914A (ja) | クロック抽出回路 | |
SU965002A1 (ru) | Устройство дл автоматической однократной подстройки частоты | |
RU1786659C (ru) | Устройство восстановлени несущей фазоманипулированного сигнала | |
JPS60251741A (ja) | 識別回路 | |
SU1732466A1 (ru) | Устройство цифровой фазовой автоподстройки частоты | |
JP2570452B2 (ja) | クロック生成回路 | |
SU569038A1 (ru) | Фазовый синхронизатор | |
JPH056383B2 (ru) | ||
SU1040616A1 (ru) | Устройство поэлементного фазировани приемников дискретных сигналов |