SU780001A1 - Converter of binary code into unitary position code - Google Patents
Converter of binary code into unitary position code Download PDFInfo
- Publication number
- SU780001A1 SU780001A1 SU782689655A SU2689655A SU780001A1 SU 780001 A1 SU780001 A1 SU 780001A1 SU 782689655 A SU782689655 A SU 782689655A SU 2689655 A SU2689655 A SU 2689655A SU 780001 A1 SU780001 A1 SU 780001A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- elements
- outputs
- incomplete
- decoder
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ЕДИНИЧНЫЙ ПОЗИЦИОННЫЙ КОД(54) BINARY CODE CONVERTER TO UNIQUE POSITION CODE
1one
Изобретение относитс к области автоматики и цифровой вычислительной техники и может быть использовано при построении преобразующих .и коммутирующих устройств.The invention relates to the field of automation and digital computing and can be used in the construction of converting and switching devices.
Известен преобразователь двоичного кода в единичный позиционный содержащий многокаскадные дешифраторы 1 .Known Converter binary code to a single positional containing multi-stage decoders 1.
Недостаток этого преобразовател состоит в том, что при использовании неполных дешифраторов не выполн етс закон равноверо тного по влени единиц в разр дах выходного кода.The disadvantage of this converter is that, when using incomplete decoders, the law of uniform occurrence of units in the bits of the output code is not satisfied.
Наиб| лее близким к изобретению по технической сущности и схемному решению вл етс преобразователь двоичного кода в единичный позиционный 2, содержащий полный дешифратор с N входами (N . , где L число разр дов выходного кода) и К выходами (к 2), входы и выходы которого соединены с соот.ветствугощими входами и выходами преобразовател .Naib | more closely related to the invention in terms of its technical essence and circuit solution is a binary code to unit position 2 converter, containing a complete decoder with N inputs (N., where L is the number of output code bits) and K outputs (K 2), whose inputs and outputs connected to the corresponding inputs and outputs of the converter.
Недостаток известного преобразовател состоит в том, что в нем не выполн етс закон равноверо тного по влени единиц в разр дах выходного кода .A disadvantage of the known converter is that it does not comply with the law of the uniform expression of units in the bits of the output code.
Целью изобретени вл етс расширение класса решаемых задач, заключающеес в обеспечении равноверо тного закона по влени единиц ,The aim of the invention is to expand the class of tasks to be solved, which is to ensure an equal law of units
5 в разр дах выходного кода.5 in the output code bits.
Это достигаетс за счет того, что в предлагаемый преобразователь двоичного кода в (Единичный позиционный код введены неполный дешифратор первого типа с N входами и С Ь-К выходами , группа неполных дешифраторов второго типа с N входами и С выходами , группа из С элементов И, элемент ИЛИ-НЕ, входы которого соединены сThis is achieved due to the fact that in the proposed binary code converter in (A single position code, an incomplete first type decoder with N inputs and C L – K outputs, a group of incomplete decoders of the second type with N inputs and C outputs, a group of C elements And, an element OR NOT whose inputs are connected to
15 выходами соответствующих элементов И группы и с С выходами преобразо-. вател , а выход элемента ИЛИ-НЕ соединен с управл ющим входом разрешени выдачи полного дешифратора,15 outputs of the corresponding elements of the group and with the outputs of the transformation. the rotator, and the output of the element OR is NOT connected to the control input of the permission to issue the complete decoder,
20 входы неполных дешифраторов первого и второго типов соединены соответственно с м-N входами преобразовател , где М число разр дов выходного кода, выходы неполного дешифратора второго типаСс|, IvP, где20 inputs of incomplete decoders of the first and second types are connected respectively to the m-N inputs of the converter, where M is the number of bits of the output code, the outputs of the incomplete decoder of the second type Cc |, IvP, where
Рчисло неполных дешифраторов втррого типа) соединены с с, -тыми входами соответствующих элементов И группы, и тем, что неполный.дешифратор первого типа содержит N элементов НЕ и С элементов И, выходы которых в л ютс BbixoflaNiH неполного дешифратора первого типа, вход) -ro(i 1тМ) элемента НЕ соединен с -i -тым входом неполного дешифратора первого типа HOI -ми входами j -ых элементов И {j + 2 - - Гп l,2,..ii), выход i-го эJ1eмeнтa НЕ соединен С -ыми .входами т-ых элементов И (уп п + 2--1 (1 )) и тем, что в нем неполный дешифрат второго типа содержит М элементов НЕ и С элементов И-НЕ, выходы котор вл ютс выходами неполного деюи(Ър тора второго типа, вход л-го ( l-rN) элемента НЕ соединен с i -тым входом неполного дешифратора второ типа и -i -тыми входами j -тых элеме тов И-НЕ( + ш 1-тК), выход i -го элемента НЕ со динен с -i-тыми входами т-ых элемент И-НЕ (у -п + (1 +)}. Блок-схема предлагаемого преобра зовател приведена на чертеже. Преобразователь состоит из следу щих элементов: полный дешифратор 1 элементы НЕ , элементы И 3j-3, неполный дешифра,тор4 первого типа, элементы НЕ 5-5, элементы И , 7 -7р,, неполные дешифраторы второго типа/ -7f(, элементы-И , элементы И-НЕ ,, элемент И 10 -Ю элемент ИЛИ-НЕ 11, Преобразователь двоичного кода в единичный позиционный содержит полный дешифратор 1 который включает себ элементы НЕ и элементы И , неполный дешифратор 4 первого типа, в котором вход элемента НЕ подключен к первым входам элементов И 6. вход элемента НЕ 5„ подключен ко вторыз-л вхо дам элементов И б , б., б , 6, . . . вход элемента НЕ 5 подключен к N-ым входам элементов И 6 , 6, ,. 6,5 |ВЫХод элемента НЕ 5 подключен к первому входу элементов И 6, бд 6 , . . . , выход элемента НЕ 5,.j подкл чен ковторым входам элементов И б-} f 4 I -f I бд , . . . , выход элемента НЕ 5 подключен к входам элементов И бл+, . , . , 6с ; неполные дешифраторы Второго типа 7,, - 7р , в которых вход элемента НЕ 8 подключен в первым входам элементов И-НЕ 9 , 9, , ..., вход элемента НЕ 8.2 подключен ко вторым входам элементов И-НЕ 9 , , 95, 9, .., вход элемента НЕ 8, подключен к М-ым входам элементов И-НЕ 9 , 9xj , 9(., выход элемента НЕ 8 подключен к первым входам элементов И-НЕ 9., 94, 9g , ..., выход элемента НЕ 8 подключен ко вторым входам элементо И-НЕ 9а,, 9, 9, 9д , ... ,выход-эле мента НЕ подключен v. -ным входа элементов И-НЕ (.л ..--г 9 с Выход элемента И 6 , а также, выходы элементов И-НЕ 9 , подключены ко входам элемента И 10 выход элемента И б. , а также выходы элементов И-НЕ подключены ко входам элеме-нта И 10, , выход элемента И бс , а также выходы элементов И-НЕ 9Q подключены ко входам элементов И 10. Выход элементов И 10. , 10,. , . . . , 10 подключены ко входам элемента . ИЛИ-НЕ 11, выход которого подключен к объединенным в общую шину N + 1-ми входам элементов И 3. Работа описанного устройства при , к 8, , С 2, происходит следующим образом. На входы преобразовател поступают комбинации двоичного кода и 1в зависимости от входной комбинации на одном из L 10 выходов по вл етс единица. Дл того чтобы показать, как происходит преобразование двоичного кода в единичный позиционный рассмотрим три .входных комбинации. Предположим, что на входах комбинаци 000000000. в этом случае, так , как дешифратор 1 вл етс полным, то на N входах элемента И 3 наберетс комбинаци N единиц, такие же комбинации будут на входах элементов И 6 и И-НЕ 9,следовательно на входах элемента И 10 будут единицы, на входах элемента И 10 нули, следовательно , на входах элемента ИЛИ-НЕ будет комбинаци 010, что даст на ее выходе нуль, который запретит по вление сигнала единица на любом из К выходов полного дешифратора 1, выходной сигнал единица будет на выходе элемента 10 , а следовательно на К + 1 (дев той) позиции единич-:г ного позиционного кода будет единица . Рассмотрим входную комбинацию 0000000001. На N входах элемента И 3 будут единицы, так же как и на N входах элементов И б и f входах элемента И-НЕ 9с ; в результате на входах элемента 10 будет комбинаци 10, а на входах элемента , что даст нули на выходах этих элементов, на входах элемента ИЛИВЕ , 11 и единицу на его выходе и N + 1 входах элементов И 3 и разрешит по вление сигнала на выходе элемента И 3,... ,3 , следовательно на первой позиции единичного позиционного кода будет единица. Если же на входы преобразовател подана комбинаг-.и 000011011, комбинаци из трех единиц будет на входах элемента И 3, на выходах элементов 6, б и 9 , 9 будут нули , которые через элементы И 10, и 10 пройдут на К + 1, К + 2 выходы преобразовател и на входы элемента ИЛИ-11Б 11, на выходе которого будет единица, разрешающа по вление сигнала ил выходе элемента И 3-i,The number of incomplete decoders of the second type is connected with the inputs of the corresponding AND elements of the group, and the fact that the incomplete decoder of the first type contains N elements of NOT and C elements AND whose outputs are BbixoflaNiH of the incomplete decoder of the first type, input) ro (i 1TM) of the element is NOT connected to the i-th input of the incomplete decoder of the first type HOI with its inputs of the j-th elements AND {j + 2 - - Gp l, 2, .. ii), the output of the i-th eJ1mementa is NOT connected With the second inputs of the t-th elements I (yn n + 2--1 (1)) and the fact that in it the incomplete decrypt of the second type contains M elements HE and C ele ENTs, the outputs of which are the outputs of an incomplete operation (a torus of the second type, the input of the nth (l-rN) element is NOT connected to the i -th input of the incomplete second-type decoder and -i -th inputs of the jth elements AND-NOT (+ w 1-tK), the output of the i-th element is NOT with din-th inputs of the t-th element AND-NOT (y-n + (1 +)}. The block diagram of the proposed converter is given in the drawing.The converter consists of the following elements: complete decoder 1 elements NOT, elements AND 3j-3, incomplete decipher, top 4 of the first type, elements NOT 5-5, elements AND, 7-7p, incomplete decoders of the second type / -7f (, elements-AND, elements AND-NOT, element AND 10 -th element OR-NOT 11, Binary-to-positional binary code converter contains full decoder 1 which includes NOT elements and AND elements, incomplete decoder 4 of the first type in which the input of the element is NOT connected to the first inputs of the elements AND 6. The input of the element NO 5 is connected to the secondary inputs of the elements Ib, b, b, 6,. . . the input element NOT 5 is connected to the N-th inputs of the elements And 6, 6,,. 6.5 | The output of the element NOT 5 is connected to the first input of the elements And 6, bd 6,. . . , the output of the element is NOT 5, .j is connected to the second inputs of the elements AND b-} f 4 I -f I dB,. . . , the output of the element NOT 5 is connected to the inputs of the elements AND BL +,. , , 6c; incomplete decoders of the Second type 7 ,, - 7p, in which the input of the element NOT 8 is connected to the first inputs of the elements AND-NOT 9, 9,, ..., the input of the element NO 8.2 is connected to the second inputs of the elements AND-NOT 9,, 95, 9, .., the input element is NOT 8, is connected to the M-th inputs of the elements AND-NOT 9, 9xj, 9 (., The output of the element NOT 8 is connected to the first inputs of the elements AND-NOT 9., 94, 9g, ... , the output of the element NOT 8 is connected to the second inputs of the element AND-NOT 9a ,, 9, 9, 9e, ..., the output-element is NOT connected by the v. -nome of the input of the elements AND-NOT (.l ..-- g 9 with the output of the element And 6, and also, the outputs of the elements AND-NOT 9, are connected to the inputs of the element And 10 output element And b., As well as the outputs of the elements AND-NOT connected to the inputs of the element And 10, the output element And BS, as well as the outputs of the elements AND-NOT 9Q connected to the inputs of the elements And 10. The output elements And 10. , 10, ..., ..., 10 are connected to the inputs of the element OR-NO 11, the output of which is connected to the N + 1 inputs of the elements AND 3 that are combined into a common bus. The operation of the described device with, to 8, C 2, occurs as follows. Binary code and 1 combinations arrive at the converter inputs, and depending on the input combination, one appears at one of the L 10 outputs. In order to show how the conversion of a binary code to a single positional one takes place, we consider three input combinations. Suppose that the inputs are a combination of 000000000. in this case, since the decoder 1 is complete, then the N inputs of the AND 3 element will have a combination of N units, the same combinations will be at the inputs of the AND 6 and NES 9 elements, therefore the inputs of the element AND 10 will be ones, the inputs of the element AND 10 will be zeros, therefore, the inputs of the element OR NOT will have a combination of 010, which will give zero output on its output, which will prohibit the appearance of the signal unit at any of the K outputs of the full decoder 1, the output signal the unit will be at the output of the element 10, and therefore at K + 1 (de of the) position of unit: Mr. Foot positional code is one. Consider the input combination 0000000001. At the N inputs of the element AND 3 there will be one, as well as at the N inputs of the elements AND b and f inputs of the element AND-NOT 9c; as a result, the inputs of the element 10 will be a combination of 10, and the inputs of the element, which will give zeros at the outputs of these elements, the inputs of the element ILIVE, 11 and the unit at its output and N + 1 inputs of the elements And 3 and allow the appearance of the signal at the output of the element And 3, ..., 3, therefore in the first position of the unit position code there will be one. If the inputs of the converter are combined-.and 000011011, the combination of three units will be at the inputs of the element And 3, the outputs of elements 6, b and 9, 9 will be zeros, which through elements 10 and 10 will go to K + 1, K + 2 outputs of the converter and to the inputs of the element OR-11B 11, the output of which will be one, permitting the appearance of a signal or the output of the element AND 3-i,
а следовательно, единицы на перво позиции единичного позиционного кода .and consequently, the units on the first position of a single position code.
Следовательно, описанное устройство преобразует в единичный позиционный код все возможные входные комбинации двоичного кода, причем в данном случае веро тности по влени единицы на выходах преобразовател имеют следующие значени дл К выходов Р 0,09765625, дп С вы;ходов Р 0,109375.Consequently, the described device converts into a single positional code all possible input combinations of a binary code, and in this case the probabilities of unit occurrence at the transducer outputs have the following values for K outputs P 0.09765625, dc C you; moves P 0.109375.
Это позвол ет заключить, что в первом приближении достигнута равна веро тность по влени единицы в том или ином разр де единичного позиционного кода. Дл того, чтобы получить более высокую степень приближени к равноверо тному закону, необходимо элементы И 10 и И 10 сделать многовходовыми и наращивать количество дополнительных неполных дешифраторов второго типа 7,This allows us to conclude that, in the first approximation, the probability of the occurrence of a unit in a certain category of a unit position code is equal. In order to get a higher degree of approximation to the equipotent law, it is necessary to make the elements And 10 and 10 by multi-input and increase the number of additional incomplete decoders of the second type 7,
Использование дополнительных неполных дешифраторов дает возможност управл ть преобразовател ми с любым числом входов,требующими равноверо ного по влени на своих входах упра л ющего сигнала,например,дл формировани широкополосных сигналов с равномерным спектром излучаемого колебани , что особенно важно дл помехозащищенных линий св з.и специаного назначени .The use of additional incomplete decoders makes it possible to control transducers with any number of inputs that require an even control signal at their inputs, for example, to generate broadband signals with a uniform spectrum of the emitted oscillation, which is especially important for noise-proof links. special purpose.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782689655A SU780001A1 (en) | 1978-11-29 | 1978-11-29 | Converter of binary code into unitary position code |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782689655A SU780001A1 (en) | 1978-11-29 | 1978-11-29 | Converter of binary code into unitary position code |
Publications (1)
Publication Number | Publication Date |
---|---|
SU780001A1 true SU780001A1 (en) | 1980-11-15 |
Family
ID=20795691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782689655A SU780001A1 (en) | 1978-11-29 | 1978-11-29 | Converter of binary code into unitary position code |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU780001A1 (en) |
-
1978
- 1978-11-29 SU SU782689655A patent/SU780001A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Elsasser | The physical foundation of biology: an analytical study | |
SU780001A1 (en) | Converter of binary code into unitary position code | |
EP0661820A2 (en) | Parallel-to-serial data conversion circuit | |
SU734650A1 (en) | Information input device | |
SU1193663A1 (en) | Adder for compressed codes | |
SU1300642A1 (en) | Code converter | |
RU2676891C1 (en) | Device for selecting greater of binary numbers | |
SU1667047A1 (en) | Numbers comparing device | |
SU771876A1 (en) | Majority logic element | |
SU1487056A1 (en) | Computer/distributer remote measuring, monitoring and control unit interface | |
SU1372235A1 (en) | Information output device | |
SU1455341A1 (en) | Device for extracting sample median from m numbers | |
SU855733A1 (en) | Information shifting device | |
SU822163A1 (en) | Haar function generator | |
SU739522A1 (en) | Code converter | |
SU1667055A1 (en) | Device for modulo m multiplication | |
SU1160408A1 (en) | Device for adding numbers in residual class system | |
SU1378065A1 (en) | N-digital gray code converter | |
SU1188729A2 (en) | Device for comparing numbers | |
SU1425845A1 (en) | Device for convolution of binry code to modulo k code | |
SU849204A1 (en) | Binary number comparing device | |
SU1474846A1 (en) | Digital-to-analog converter with bipolar output signal | |
SU1509863A1 (en) | Device for computing logical function systems | |
SU559243A1 (en) | Device for transforming distribution laws | |
SU1432499A1 (en) | Device for computing logic function systems |