SU773512A1 - Цифровой частотомер - Google Patents

Description

Изобретение относится к электроизмерительной технике и может быть использовано в устройствах для непрерывного контроля частоты или периода измеряемого сигнала. 5

Известны цифровые частотомеры и измерители периодов частоты,.содержащие входной формирователь, счетчик количества периодов измеряемой частоты, формирователь 10 времени счета, временной селектор., счетчик импульсов, регистр памяти, узел индикации, генератор импульсов эталонной частоты, формирователи сиг-, налов переписи в резистр памяти и 15 сброса в исходное состояние счетчика импульсов и счетчика количества периодовизмеряемой частоты [1].

Недостатком этих частотомеров и измерителей периодов является индикация20 информации предыдущего измерения при отключении входной частоты, что может привести к считыванию ложной информации, к аварийной ситуации при использовании частотомер а, например для.,'.' 25 контроля качества вырабатываемой электроэнергии, и в составе систем регулирования и поддержания вырабатываемой энергосистемой мощности на заданном уровне.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее входной формирователь, счетчик количества периодов} формирователь времени счета, временной селектор, регистр памяти,, узел индикации, блок задержки, формирователь сигнала сброса и счетчик импульсов [2] .

Недостаток известного устройства низкая точность измерения.

Цель изобретения - повышение точности измерения.

Цель достигается тем, что в цифровой частотомер, содержащий последовательно соединенные входной формирователь, счетчик количества периодов, формирователь времени счета, временной селектор, регистр памяти и узел индикации, последовательно соединенные блок задержки, формирователь сигнала сброса и счетчик импульсов, выход которого подключен к второму входу регистра памяти, первый вход которого соединен с входом блока задержки, а также генератор эталонной частоты, выход которого подключен к второму входу временного селектора, и формирователь сигнала,вход которого соединен с первым входом временного селектора, а второй вход счетчика ко- личества периодов подключен к входу счетчика импульсов,.введены последовательно соединённые блок интеграции, элемент Н и элемент ИЛИ, выход которого подключен к входу блока задержки, при этом вход блока интегра- 5 ции соединен с выходом входного формирователя, второй вход элемента И подключен к. выходу · генератора эталонной частоты, а второй вход элемента ИЛИ соединен с выходом формировате- 10 ля сигнала.

На чертеже изображена схема устройства.

Устройство содержит входной формирователь 1, счетчик 2 количества 15 периодов, формирователь 3 времени счета, временной селектор 4, счетчик 5 импульсов,, регистр 6 памяти, блок 7 индикации, генератор 8 импульсов эталонной частоты формиро-. jq вателя 9 сигнала, элемент 10 ИЛИ, блок 11 интеграции, элемент 12 И, блок 13 задержки и формирователь 14 сигнала сброса.

Устройство работает следующим об- _ разом. *5

Сигнал измеряемой'частоты f_B1(k поступает на входной формирователь 1, с выхода которого поступает на счетчик количества периодов измеряемой частоты, затем на формирователь 3 вре- 30 мени счета, который выделяет„интервал равный одному или нескольким периодам измеряемого сигнала. Одновременно сигнал с выхода входного формиро вателя 1 подается на вход интегри- 35 рующего блока 11, время интегрирова ния которого определяется значением наименьшей частоты измеряемого сигнала £_м.

Пока £_Вц7 на выходе интегрирующей схемы поддерживается логический *’О’’, запрещающий прохождение сигналов с генератора 8 импульоов эталонной частоты на вход элемента 10 ИЛИ.

Импульсы с генератора 8 импульсов эталонной частоты проходят через временной селектор 4 на счетчик 5 импульсов. По окончании времени счета сигнал переписи с формирователя 9 через элемент 10 ИЛИ поступает на регистр б памяти· и блок 13 задержки, определяющий время задержки формирования сигнала сброса формирователем 14. Счетчий 5 импульсов и счетчик 2 количества. периодов измеряемой частоты устана,?зливается. в исходное состояние, начинается следующий отсчет. В регистре б памяти хранится результат из мерения до* поступления следующего ^сигнала переписи, а блок 7 индикации индицирует это значение.

Если f_BX становится меньше £_н на выходе блока 11 устанавливается логическая ’’1’’, разрешая прохождение через элемент 12 И и элемент 10 ИЛИ имИульсов эталонной частоты на. вход цепи переписи регистра памяти и через блок 13 задержки на формирователь 14 сброса, В блоке 7 индикации индицируется исходное состояние счетчика.

Использование предлагаемого частотомера позволяет исключить считывание ложной информации и своевременно обнаружить аварийную ситуацию при отключении входной частоты или уменьшении ниже допустимого предела f_H при использовании его для контроля промышленной частоты.

Claims (1)

1. Изобретение относитс  к электроизмерительной технике и может быть использовано в устройствах дл  непрерывного контрол  частоты или периода измер емого сигнала. Известны цифровые частотомеры и измерители периодов частоты,.содержащие входной формирователь, счетчик количества периодов измер емой частоты, формирователь времени счета, временной селектор., счетчик импульсов, регистр пам ти, узел индикации, генератор импульсов эталонной частоты, формирователи сигналов переписи в резистр пам ти и сброса в исходное состо ние счетч1:ка импульсов и счетчика количества периодов измер емой частоты L Недостатком этих частотомеров и и мерителей периодов  вл етс  индикаци информации предыдущего измерени  при отключении входной частоты, что может йривести к считыванию ложной информации , к аварийной ситуации при испол зовании частотомера,например дл .,. контрол  качества вырабатываемой эле в составе систем регули троэнергии, ровани  и поддержани  вырабатываемой энергосистемой мощности на заданном уровне. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее входной формирователь , счетчик количества периодов} формирователь времени счета, временной селектор, регистр пам ти, узел индикации , блок задержки, формирователь сигнала сброса и счетчик импульсов Недостаток известного устройства низка  точность измерени . Цель изобретени  - повышение точности измерени . Цель достигаетс  тем, что в цифровой частотомер, содержаний последовательно соединенные входной формирователь , счетчик количества периодов, формирователь времени счета, временной селектор, регистр пам ти и зел индикации, последовательно соединенные блок задержки, формирователь сигнала сброса и счетчик импульсов, выход которого подключен к второму входу регистра пам ти, первый вход которого соединен с входом блока задержки, а также генератор эталонной частоты , которого подключен к второму входу временного селектора, и формирователь сигнала,вход которого соединен с первь м входом временного селектора, а второй вход счетчика количества периодов подключен к входу счетчика импульсов,.введены последо вательно соединенные блок интеграции , элемент Н и элемент ИЛИ, выход которого подключен к входу блока задержки , при этом вход блока интеграции соединен с выходом входного формировател , второй вход элемента И подключен к выходу.генератора эталон ной частоты, а второй вход элемента ИЛИ соединен с выходом формировател  сигнала. На чертеже изображена схема устройства . Устройство содержит входной формирователь 1, счетчик 2 количества периодов, формирователь 3 времени счета, временной селектор 4, счетчик 5 импульсов,, регистр б пам ти, блок 7 индикации, генератор 8 импульсов эталонной частоты формиро-, вател  9 сигнала, элемент 10 ИЛИ., блок 11 интеграции, элемент 12 И, блок 13 задержки и формирователь 14 сигнала сброса. Устройство работает следуюЕоим образом , Сигнал измер емой частоты fg пост пает на входной формирователь 1, с выхода которого поступает на счетчик 2 количества периодов измер емой частоты, затем на формирователь 3 вр мени счета, который выделнет интервал равный одному или нескольким периодам измер емого сигнала. Одновременно сигн-ал с выхода входного форми вател  1 подаетс  на вход инте.грирующего блока 11, врем  интегрироваки  которого определ етс  значением наименьшей частоты измер емого сигнала |ц. Пока ц на выходе интегрирую щей схемы поддерживает с   логический о, запрещающий прохождение сигна лов с генератора 8 импульоов эталонной частоты на вход элемента 10 ИЛИ Импульсы с генератора 8 импульсов эталонной частоты проход т через вре менной селектор 4 на счетчик 5 импул сов. По окончании времени счета сиг нал переписи с формировател  9 через элемент 10 ИЛИ поступает на регистр б пам ти и блок 13 задержки, определ югчий врем  задержки форм41ровани  сигнала сброса формирователем 14« Счетчий 5 импульсов и счетчик 2 коли чества, периодов измер емой частоты устана,зливаетс , в исходное состо ние начинаетс  следующий отсчет, В регистре б пам ти хранитс  результат измерени  до поступлени  следующего сигнала переписи, а блок 7 индикации индицирует это значение. Если в становитс  меньше {„ на выходе блока 11 устанавливаетс  логическа  , разреша  прохождение через элемент 12 И и элемент 10 ИЛИ импульсов эталонной частоты на. вход цепи переписи регистра пам ти и через блок 13 задержки на формирователь 14 сброса В блоке 7 индикации индицируетс  исходное состо ние счетчика. Использование предлагаемого частотомера позвол ет исключить считыВсшие ложной информации и своевременно обнаружить аварийную ситуацию при отключении входной частоты или уменьшении ниже допустимого предела -.ц при использовании его дл  контрол  промышленной частоты. Формула изобретени  Цифровой частотомер, содержащий последовательно соединенные входной формирователь, счетчик количества периодов, формирователь времени сче- о та, временной селектор, регистр пам ти и узел индикации, последовательно соединенные блок задержки, формирователь сигнала сброса и счетчик импульсов, выход которого подключен к второму входу регистра пам ти ,, первый вход которого соединен с входом блока задержки, а также генератор эталонной частоты, выход которого подключен, к второму входу временного селектора, и формирователь сигнала, вход которого соединен с . первым входом временного селектора, а второй вход счетчика количества периодов подключен к .входу счетчика импульсов, отличающийс  тем, что, с целью повышени  точности измерени , в него введены последовательно соединенные блок интеграции , элемент И и элемент ИЛИ, выход которого подключен к входу бл.ока задержки, при этом вход блока интеграции соединен с выходом входного формировател , второй вход- элемен-. та И подключен к выходу генератора эталонной частоты, а второй вход элемента ИЛИ соединен с выходом формировател  сигнала Источники информации, прин тые во внимание при экспертизе l. Авторское свидетельство СССР . 467287, кл. G 01 R 23/02, 1978, 2, Техническое описание к часто-, томеру 43-38