SU758502A1

SU758502A1 - Gated shaper with paraphase ttl-outputs

Info

Publication number: SU758502A1
Application number: SU782595688A
Authority: SU
Inventors: Владимир Владимирович МАТАВКИН; Анатолий Васильевич Никоненко; Тамара Николаевна Кутузова; Геннадий Иванович Егоров
Original assignee: Организация П/Я М-5222
Priority date: 1978-03-28
Filing date: 1978-03-28
Publication date: 1980-08-23

Description

Изобретение относитс к импульсной технике и может использоватьс в быстродействующих компараторах напр жений. Известен стробируемый формирователь с парафазными ТТЛ-выходами, содержащий дифференциальный усилитель на транзисторах с нагрузочными резисторами в коллекторных цеп х, ТТЛ-вентили, щины «Строб А и «Строб Б 1. Целью изобретени вл етс уменьшение потребл емой стробируемым формирователем мощности. Достигаетс это тем, что в стробируемый формирователь с парафазными ТТЛ-выходами , содержащий дифференциальный усилитель на транзисторах с нагрузочными резисторами в коллекторных цеп х, ТТЛ-вентили , шины «Строб А и «Строб Б введены генератор опорных напр жений, первый , второй, третий и четвертый разделительные диоды, первый и второй дополнительные резисторы, первый и второй дополнительные транзисторы, дополнительный дифференциальный каскад на транзисторах и дополнительный источник тока, причем соединенные эмиттеры транзисторов дополнительного дифференциального каскада подключены к дополнительному источнику тока, базы - к соответствующим базам транзисторов дифференциального усилител , а коллекторы - к эмиттерам дополнительных транзисторов, к которым также подключены нагрузочные резисторы дифференциального усилител , к коллекторам транзисторов которого подключены базы инверторов ТТЛвентилей , коллекторы дополнительных транзисторов подключены к шине питани , а базы через первый и второй разделительные диоды - к выходу генератора опорных напр жении и через третий и четвертый разделительные диоды соответственно к шинам «Строб А и «Строб Б. В указанном стробируемом формирователе с парафазными ТТЛ-выходами генератор опорных напр жений выполнен на двухэмиттерном транзисторе, коллектор которого подключен к шине питани , эмиттеры - к коллекторам транзисторов дифференциального усилител , а база через первый и второй последовательно соединенные диоды смещени подключена к общей шине, и через третий диод смещени - к выходу генератора опорных напр жений, который черезThe invention relates to a pulse technique and can be used in high-speed voltage comparators. A gated driver with paraphase TTL outputs is known, containing a differential transistor amplifier with load resistors in collector circuits, TTL valves, Strobe A and Strobe B 1. The aim of the invention is to reduce the consumed gated power driver. This is achieved by the fact that a gated driver with paraphase TTL outputs, containing a differential amplifier on transistors with load resistors in the collector circuits, TTL valves, Strobe A and Strobe B buses, have a voltage generator, first, second, third and the fourth separation diodes, the first and second additional resistors, the first and second additional transistors, an additional differential cascade on the transistors and an additional current source, and the connected emitters of transistors additional differential cascade connected to an additional current source, the base to the corresponding bases of the transistors of the differential amplifier, and the collectors to the emitters of the additional transistors, to which the load resistors of the differential amplifier are also connected, to the collectors of the transistors of which are connected the inverters of the transistors are connected to the bus power supply, and the bases through the first and second separation diodes to the output of the reference voltage generator and Through the third and fourth separation diodes, respectively, to the buses "Strobe A and" Strobe B. In the specified gate driver with paraphase TTL outputs, the voltage generator is made on a two-emitter transistor, the collector of which is connected to the power supply bus, the emitters are connected to the collectors of the differential amplifier transistor, and the base through the first and second series-connected bias diodes is connected to the common bus, and through the third bias diode to the output of the reference voltage generator, which through

ограничивающий резистор подключен к тине питани .The limiting resistor is connected to the power supply.

На чертеже приведена принципиальна электрическа схема стробируемого формировател с парафазными выходами.The drawing shows a circuit diagram of a gated driver with paraphase outputs.

Устройство содержит дифференциальный усилитель на транзистора.к I и 2 с нагрузочными резисторами 3 и 4 в коллекторны.к цеп .х, транзисторы 5 и 6 инверторов ТТЛвентилей , шины «Строб А и «Строб Б 7 и 8, генератор опорных напр жений, выполненный на двухэмиттерном транзисторе 9, ограничивающем резисторе 10 и последовательно включенных пр мо смещенных диодах 11, 12 и 13, разделительные диоды 14- 17, дополнительные резисторы 18 и 19, дополнительные транзисторы 20 и 21, дополнительный дифференциальный каскад на транзисторах 22 и 23, генераторы тока 24 и 25.The device contains a differential amplifier in transistor. I and 2 with load resistors 3 and 4 in the collector circuit. X, transistors 5 and 6 of TTL-fan inverters, buses "Strobe A and" Strobe B 7 and 8, a voltage generator, made on two-emitter transistor 9, limiting resistor 10 and series-connected direct biased diodes 11, 12 and 13, dividing diodes 14-17, additional resistors 18 and 19, additional transistors 20 and 21, additional differential cascade on transistors 22 and 23, current generators 24 and 25.

Формирователь работает следующи.м образом .Shaper works as follows.

Пусть в исходном состо нии Usx UBS т. е. выполн етс условие баланса тогда, не учитыва напр жение разбаланса (приравн ем его к нулю),Suppose that in the initial state Usx UBS, i.e., the balance condition is fulfilled then, without taking the unbalance voltage into account (we equate it to zero),

1к, i«i 1/21гз1k, i «i 1 / 21gz

Потенциалы без управл емых логическими импульсами транзисторов 20 и 21 с по .мощью генератора опорных напр жений зафиксированы на уровне 4ивэ, т. е. + 2,8В, вследствие чего на эмиттерах транзисторов 20 и 21 устанавливаетс потенциал U jio ai Зиьэ При условии R 3 R 4The potentials without transistors 20 and 21 controlled by logical impulses are fixed at the level of the generator 4ive, i.e. 2.8 V, as a result of which the potential of the transistors 20 and 21 is set at the emitters of the transistor. R 4

UK, UK 3U63-i., -Нз Величина Rj и ток генератора 24 выбраны такими, чтобы R4ii a Ki ,7В. тогда U«, и«1 2U53, 1,4 В.UK, UK 3U63-i., -Nz The magnitude of Rj and the generator current 24 are chosen such that R4ii a Ki, 7B. then U ", and" 1 2U53, 1.4 V.

Таким образом формируетс потенциальный уровень, равный примерно середине помехозащищающего корридора ТТЛ, при установлении которого оба инвертора на транзисторах 5 и 6 и остальные элементы ТТЛ вентилей работают в активном режиме, пропуска значительные токи источника питани .Thus, a potential level is formed, approximately equal to the middle of the TTL noise-reducing corridor, when established that both inverters on transistors 5 and 6 and the remaining elements of the TTL valves operate in active mode, skipping significant power supply currents.

Вс кий дифференциалы ый сигнал (в том числе напр жение смещени ), прикладываемый ко входам А и В вызывает изменение коллекторных токов IK, и IKJ,, в результате чего коллекторные потенциалы измен ютс противофазно, управл таким образом базовыми токами инверторов на транзисторах 5 и 6. которые в свою очередь управл ют ключевыми транзисторами, формирующими логические , уровни соответственно нул и единицы.The total differential signal (including the bias voltage) applied to inputs A and B causes a change in the collector currents IK and IKJ, with the result that the collector potentials change out of phase, thus controlling the base currents of the inverters on transistors 5 and 6 which in turn control the key transistors that form the logic, levels, respectively, zero and one.

Пусть i, ifj, что одновременно означает JK 0. Тогда UKf UBS Зивэ - - R 3. транзистор инвертора отсекаетс , формиру таким образом на выходе А уровень логической единицы. В то же врем при ixj. О, UKg, 2U63, причем в базу транзистора 6 инвертора втекает ток 1 1/ (3U6J-2Ug3) -, насыща этот инвертор , что в свою очередь обеспечивает формирование на выходе В уроЬн логического ;ул . Двухэмиттерный транзистор 9 фиксирует уровень иэ4 UKI.I Ubs, ограничива тем самым глубину отсечки транзисторов 5 к 6 и предохран транзисторы 1 и 2 от насыщени , что способствует повышению быстродействи .Let i, ifj, which at the same time mean JK 0. Then UKf UBS Zive - R 3. The inverter transistor cuts off, thus forming a logical unit level at output A. At the same time with ixj. Oh, UKg, 2U63, whereby the current 1 1 / (3U6J-2Ug3) flows into the base of the inverter transistor 6, saturating this inverter, which in turn ensures that a logical output is formed at the output B level; The two-emitter transistor 9 fixes the level of i4 UKI.I Ubs, thereby limiting the cut-off depth of the transistors 5 to 6 and protecting the transistors 1 and 2 from saturation, which contributes to an increase in speed.

При подаче на вход «Строб А низкого логического ТТЛ потенциала Uj снижаетс , повтор этот приложенный уровень.When applying to the input "Strobe A of a low logical TTL potential Uj decreases, repeat this applied level.

Пусть и 0,5В Usa 1,2В; Uajo 0,5В, независимо от . Тогда транзистор 5 отсекаетс , формиру на выходе А логическую единицу. При этом Ug UK иэго через ризистор 3 протекает ток кз(ик, - Usio ), перезар жа паразитные е.мкости эмиттерного узла транзистора 20 противоположным по знаку зар дом. Это приводит к тому, что при сн тии низкого логического потенциала с входаLet 0.5V Usa 1.2V; Uajo 0.5V, whatever. Then the transistor 5 is cut off, forming a logical unit at output A. At the same time, Ug UK and the ego, through the resistor 3, a current of short circuit (IC, - Usio) flows, overcharging the parasitic capacitances of the emitter node of the transistor 20 with a charge opposite in sign. This leads to the fact that when a low logical potential is removed from the input

0 «Строб А зад}шй фронт стробирующего импульса на выходе А искажаетс тем больще, чем больше UK, - Как показано выше UK-JMAKC , т. е. транзистор 1 отсечен . 11л нейтрализации отрицательного вли ни эффекта перезар да паразитных емкостей управл емых логическими импульсами транзисторов 20 и 21-в рассматриваемое устройство введен управл емый аналоговым сигналом транзисторный дифференциальный токовый каскад, собранный на транзисторах 22 и 23 и генераторе тока 25, причем базы его подключены к базам парафазного транзисторного дифференциального усилител таким образом, чтобы при 1к - 0- --1кгА Гг , т. е. противофазно. Тогда открытый транзистор 22 осуществит перехват тока перезар да паразитных емкостей эмиттерного узла транзистора 20 и поддержит его работу в активном режиме.0 "Strobe A butt} shy front of the strobe pulse at output A is distorted the more, the greater the UK," As shown above, UK-JMAKC, i.e., transistor 1 is cut off. 11 neutralize the negative effect of the recharge of parasitic capacitances controlled by logical pulses of transistors 20 and 21, the device under consideration is controlled by an analog signal transistor differential current cascade assembled on transistors 22 and 23 and a current generator 25, and its bases are connected to paraphase bases transistor differential amplifier so that when 1k - 0- - 1kgA Gg, i.e. antiphase. Then the open transistor 22 will intercept the recharge current and parasitic capacitances of the emitter node of the transistor 20 and will support its work in active mode.

При iKt irje и подаче на вход «Строб А импульса низкого ТТЛ-потенциала транQ зистор 20 не отсекаетс , и за счет этого перезар да его емкостей не происходит.When iKt irje and the input to the "Strobe A" pulse of a low TTL potential, transQ 20 is not cut off, and due to this, overcharging and its capacitance do not occur.

Положительный эффект использовани предлагаемого изобретени заключаетс в том, что при оптимально выбранном токе генератора 25 суммарный ток, потребл еs мый стробируемым формирователем с парафазными ТТЛ-выходами составл ет примерно половину тока, потребл емого устройством-прототипом при одних и тех же быстродействии и коэффициентах разветвлеJJ ни логических входов и выходов.The positive effect of using the present invention is that with an optimally selected generator current 25, the total current consumed by a gated paraphase TTL output driver is approximately half of the current consumed by the prototype device at the same speed and ratios of the branch j logical inputs and outputs.

Claims

1. A strobe driver with paraphase TTL outputs containing a differential transistor amplifier with load resistors in collector circuits, TTL valves, Strobe A and Strobe B, characterized in that, in order to reduce power consumption, The reference voltage generator, the first, second, third, and fourth isolating diodes, the first and second additional resistors, the first and second additional transistors, an additional differential transistor cascade, and an additional source, are introduced into it. ka, and the connected emitters of the transistors of the additional differential cascade are connected to an additional current source, the bases to the corresponding bases of the transistors of the differential amplifier, and the collectors to the emitters of the additional transistors to which the load resistors of the differential amplifier are also connected, to the collectors of the transistors of which the bases of the TTL inverters are connected, collectors of additional transistors are connected to the power bus, and the bases through the first and second cross-section diodes - - to the output of the generator of the reference voltages and through the third and fourth separation diodes, respectively, to the buses “Strobe A and“ Strobe B.

2. The gated driver according to claim 1, characterized in that the reference voltage generator is made on a two-emitter transistor, the collector of which is connected to the power bus, the emitters are connected to the collectors of the differential amplifier transistors, and the base is connected through the first and second series-connected bias diodes to the common bus, and through the third bias diode to the output of the reference voltage generator, which is connected to the power bus via a limiting resistor. Sources of information taken into account in the examination 1. SigJieties digital linear MOS Data BOOK, 1974, p. 6-23 (prototype).

S: r

9 Cmpoo b

o + i- “,

K L-B4 "

nk t