SU756650A1 - Discontinuous jamming suppressing device - Google Patents
Discontinuous jamming suppressing device Download PDFInfo
- Publication number
- SU756650A1 SU756650A1 SU772520090A SU2520090A SU756650A1 SU 756650 A1 SU756650 A1 SU 756650A1 SU 772520090 A SU772520090 A SU 772520090A SU 2520090 A SU2520090 A SU 2520090A SU 756650 A1 SU756650 A1 SU 756650A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- amplifier
- input
- delay line
- processing
- Prior art date
Links
Landscapes
- Noise Elimination (AREA)
Description
Изобретение относится к связи и может использоваться в приемниках амплитуд но или фазоманипулиров энных сигна- ’ лов при импульсных помехах в канале связи.The invention relates to communication and can be used in amplitude receivers or phase controllers for signal signals with impulse noise in a communication channel.
Известно устройство для подавления 5 импульсных помех, содержащее широкополосный усилитель и два канала обработки . Однако известное устройство не обладает достаточной помехоустойчи- ,0 воетью.A device for suppressing 5 impulse noise, containing a broadband amplifier and two processing channels. However, the known device does not have sufficient noise immunity, 0 howl.
Целью изобретения является повышение помехоустойчивости.The aim of the invention is to improve the noise immunity.
Для этого в устройство для подавления импульсных помех, содержащее широ-15 кополосный усилитель и два канала обработки, введены блок тактовой синхронизации и блок вычитания, входы которого подсоединены к выходам обоих каналов обработки, первый канал обработки выполнен в виде последовательно соединенных высокодобротного избирательного элемента, первой линии задержки, сумматора, другой вход которого подключен к выходуFor this purpose, a device for suppressing pulsed interference, comprising wide kopolosny amplifier 15 and two processing channels administered block clock and a subtractor having inputs connected to the outputs of the two processing channels, the first processing channel is configured as a series-connected a high-selective element, the first delay lines, adder, another input of which is connected to the output
22
высокодобрОтного избирательного элемента, второй линии задержки и регулируемого усилителя, а второй канал обра ботки выполнен в виде последовательно соединенных первой линии задержки, сумматора, другой вход которого подключен к входу первой линии задержки, второй линии задержки, регулируемого усилите- . ля и высокодобротного избирательного элемента, между выходом блока тактовой синхронизации и управляющими выходами регулируемых усилителей каналов обработки включены последовательно соединенные расширитель импульсов, инвертор и первый дополнительный регулируемый усилитель, между управляющим входом которого и выходом сумматора второго канала обработки включены последовательно второй дополнительный регулируемый усилитель и детектор, между выходом первого дополнительного регулируемого усилителя и управляющим входом второго дополнительного регулируемого усилителя включен :инвертор, параллельно выходу высо3 756650A high quality selector, a second delay line and an adjustable amplifier, and a second processing channel made in the form of a first delay line connected in series, the adder, whose other input is connected to the input of the first delay line, the second delay line, adjustable amplification. For the high-quality electoral element, between the output of the clock synchronization unit and the control outputs of the adjustable amplifiers of the processing channels are connected in series the pulse expander, the inverter and the first additional adjustable amplifier, between whose control input and the output of the second processing channel are connected in series a second additional adjustable amplifier and detector, between the output of the first additional adjustable amplifier and the control input of the second dopol a variable adjustable amplifier included: an inverter, parallel to the output of high 756650
4four
кодобротного избирательного элемента каждого канала обработки включен соответствующий ключ, вход управления которого соединен с выходом блока тактовой синхронизации, входы каналов, обра- 5 ботки соединены с соответствующими выходами широкополосного усилителя.Q-factor selective element for each channel of processing included a corresponding key whose control input is connected to the output of clock synchronization block input channels, formed Botko 5 are connected to respective outputs of the wideband amplifier.
На чертеже приведена структурная электрическая схема предложенного ус- * тройства.The drawing shows the structural electrical circuit of the proposed device.
Устройство для подавления импульсных помех содержит' широкополосный усилитель 1, первый канал обработки 2, включающий в себя высокодобротный избирательный элемент 3, первую линию задержки 4, сумматор 5, вторую линию задержки 6 и регулируемый усилитель 7, второй канал обработки 8, включающий в себя первую линию задержки 9, сумматор 10, 2θ вторую линию задержки 11, регулируемый усилитель 12 и высокодобротный избирательный элемент 13, блок 14 тактовой синхронизации, блок вычитания 15, расширитель импульсов 16, инвертор 17, 25 A device for suppressing impulse noise contains a 'wideband amplifier 1, the first processing channel 2, which includes a high-quality selective element 3, the first delay line 4, the adder 5, the second delay line 6 and an adjustable amplifier 7, the second processing channel 8, which includes the first delay line 9, adder 10, 2 θ second delay line 11, adjustable amplifier 12 and high-quality selective element 13, block 14 clock synchronization, subtraction unit 15, pulse extender 16, inverter 17, 25
первый и второй дополнительные регулируемые усилители 18 и 19 соответственно, детектор 20, инвертор 21 и ключи 22 и 23. На чертеже показаны также узкополосный усилитель 24 и демодулятор 25 приемника.the first and second additional adjustable amplifiers 18 and 19 respectively, the detector 20, the inverter 21 and the keys 22 and 23. The drawing also shows the narrowband amplifier 24 and the demodulator 25 of the receiver.
Устройство работает следующим образом.The device works as follows.
Регулируемые усилители 7 и 12 при отсутствии управляющего сигнала заперты 35 постоянным отрицательным смещением и ' отпираются импульсами положительного напряжения, сформированными из тактовых импульсов блока 14 посредством последовательно включенных на егоAdjustable amplifiers 7 and 12 in the absence of a control signal are locked 35 with a constant negative bias and 'unlocked by positive voltage pulses formed from the clock pulses of block 14 by means of sequentially connected to it
4four
выходе расширителя импульсов 16, осуществляющего. расширение импульсов ди длительности Ф = 31 , где с - постоянная времени широкополосного усилителя 1, инвертора 17 полярности импульс- 2 ной последовательности и второго дополнительного регулируемого усилителя 19, управляющий вход которого подключен к выходу сумматора 10 через последовательно включенные первый дополнительный регулиру- ( емый усилитель 18с большим входным сопротивлением .запираемый инвертированным посредством инвертора 21 выходным напряжением второго дополнительного регулируемого усилителя Д 9, и детектор 20 с отрицательным выходным напряжением. Выбирая соответствующие регулировочные характеристики регулируемых усилителей 7, 12 и дополнительных регулируемыхthe output of the expander pulses 16, carrying out. pulse duration extension di F = 31, where - the time constant of the wideband amplifier 1, the polarity inverter 17 2 hydrochloric pulse sequence and second additional controlled amplifier 19, the control input of which is connected to the output of the adder 10 via a series connection of the first additional regulated (emy amplifier 18c with a large input impedance. Locked by an inverter 21 inverted output voltage of the second additional adjustable amplifier D 9, and a detector 20 with a negative Khodnev voltage. By choosing appropriate control characteristics controlled amplifiers 7, 12 and more regulated
усилителей 18, 19, напряжение запирания первого дополнительного регулируемого усилителя 18 устанавливают равным выходному напряжению второго дополнительного регулируемого усилителя 19, соответствующему максимальной интенсивности гладкой помехи на его управляющем входе при полностью открытом первом дополнительном регулируемом усилителе 18, а отношение между коэффициентом усиления регулируемых усилителей 7 и 12 и уровнем импульсной помехи на входе приемника,устанавливают таким, чтобы величина произведения коэффициента усиления регулируемых усилителей 7, 12 и уровня импульсной помехи, превышающего половину амплитуды полезного сигнала на входе приемника, не превышала величину этого произведения при равенстве уровня помехи половине амплитуды полезного сигнала.amplifiers 18, 19, the blocking voltage of the first additional adjustable amplifier 18 is set equal to the output voltage of the second additional adjustable amplifier 19, corresponding to the maximum intensity of smooth interference at its control input when the first additional adjustable amplifier 18 is fully open, and the ratio between the gain of adjustable amplifiers 7 and 12 and the level of impulse noise at the receiver input is set such that the magnitude of the product of the gain factor adjusts The amplifiers 7, 12 and the impulse noise level exceeding half the amplitude of the useful signal at the receiver input did not exceed the value of this product, if the interference level was equal to half the amplitude of the useful signal.
Компенсацию запаздывания, вносимого цепью, осуществляют первый и второй дополнительные регулируемые усилители 18, 19 и детектор 20 (при соизмеримости его величины с постоянной времени широкополосного усилителя 1),), на входах регулируемых усилителей 7 и 12 включены вторые линии задержки 6 и 11 на время, равное этому запаздыванию.The lag introduced by the circuit is compensated by the first and second additional adjustable amplifiers 18, 19 and the detector 20 (when its value is commensurate with the time constant of the wideband amplifier 1),), the second delay lines 6 and 11 are switched on at the inputs of the adjustable amplifiers 7 and 12 equal to this lag.
Высокочастотные импульсы полезного сигнала, поступающие на вход приемника, усиливаются широкополосным усилителем 1 и с одного из его выходов поступают в первый канал обработки 2. В первом канале обработки 2 сигнал подвергается линейному интегрально-дифференциальному преобразованию относительно огибающей, поэтому, пренебрегая малой по сравнению с длительностью сигнальной посылки вырезкой сигнала длительностью ф 3 ΐ , осуществляемой ключом 22 в начале каждой посылки, выходной сигнал первого канала обработки 2, поступающий на вход блока вычитания 15, можно считать эквивалентным входному сигналу.High-frequency pulses of the useful signal received at the receiver input are amplified by a wideband amplifier 1 and from one of its outputs are sent to the first processing channel 2. In the first processing channel 2, the signal undergoes a linear integrated-differential transformation relative to the envelope, therefore, neglecting the short compared with the duration signal parcel by cutting out the signal of duration f 3 ΐ, performed by key 22 at the beginning of each parcel, the output signal of the first processing channel 2, which is input to the block you Itani 15, may be considered equivalent to the input signal.
Сигнал, поступающий с другого выхода широкополосного усилителя I во второй канал обработки 8 на выходе сумматора 10 отличается от нуля только на интервалах времени, соответствующих процессу установления широкополосного усилителя 1 в начале сигнальных посылок и, следовательно , исключается на выходе второго канала обработки 8 благодаря запиранию его ключом 23 в эти интервалы времени.The signal from the other output of the wideband amplifier I to the second processing channel 8 at the output of the adder 10 differs from zero only at time intervals corresponding to the process of establishing the wideband amplifier 1 at the beginning of the signal packets and, therefore, is excluded at the output of the second processing channel 8 due to its locking key 23 at these time intervals.
5 756650 65 756650 6
Следовательно, полезный сигнал про- блок вычитания, входы которого подсоеходит на выход блока вычитания 15 и после усиления и дополнительной фильтрации в узкополосном усилителе 24, демодулируется демодулятором 25 и поступает на выход приемника.Consequently, the useful signal of the subtraction unit, whose inputs are connected to the output of subtraction unit 15 and after amplification and additional filtering in the narrowband amplifier 24, is demodulated by the demodulator 25 and fed to the output of the receiver.
При отпертых ключах 22 и 23 оба канала обработки 2 и 8 инвариантны^для: помеховых импульсов, не раздробленных моментом отпирания этих ключей, и, следовательно, такие помеховые импульсы компенсируются в блоке вычитания 15.With the unlocked keys 22 and 23, both processing channels 2 and 8 are invariant ^ for: interfering pulses, not fragmented by the moment of unlocking these keys, and, therefore, such interfering pulses are compensated in the subtraction unit 15.
Помеховые же импульсы, раздробленные номинальным моментом отпирания, исключаются на выходах обоих каналов 15 обработки 2, 8 благодаря задержке моментов отпирания посредством второго дополнительного регулируемого усилителя 19 на время действия таких импульсов с уровнем, превышающим допустимый 20 при данном пороговом напряжении, установленном по уровню полезного сигнала.The jamming pulses, fragmented by the nominal unlocking moment, are eliminated at the outputs of both channels 15 of processing 2, 8 due to the delay of the unlocking moments by means of the second additional adjustable amplifier 19 for the duration of such pulses with a level exceeding the allowable 20 at a given threshold voltage .
Устройство эффективно работает, если интервалы между импульсами помехи больше времени установления широко- 25 полосного усилителя 1.The device works effectively if the intervals between the interfering pulses are longer than the settling time of the wide 25 band amplifier 1.
Предложенное устройство обеспечивает подавление весьма частых коротких импульсов помехи, минимальный уровень которых не превышает уровень гладкой 30 помехи, а максимальный, уровень косвенно ограничен условием надежного осуществления тактовой синхронизации.The proposed device provides for the suppression of very frequent short impulses of interference, the minimum level of which does not exceed the level of a smooth 30 interference, and the maximum level is indirectly limited by the condition of reliable implementation of clock synchronization.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772520090A SU756650A1 (en) | 1977-08-30 | 1977-08-30 | Discontinuous jamming suppressing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772520090A SU756650A1 (en) | 1977-08-30 | 1977-08-30 | Discontinuous jamming suppressing device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU756650A1 true SU756650A1 (en) | 1980-08-15 |
Family
ID=20723186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772520090A SU756650A1 (en) | 1977-08-30 | 1977-08-30 | Discontinuous jamming suppressing device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU756650A1 (en) |
-
1977
- 1977-08-30 SU SU772520090A patent/SU756650A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4032847A (en) | Distortion adapter receiver having intersymbol interference correction | |
US4860307A (en) | Synchronization pulse generator in spread spectrum communication system | |
US4334317A (en) | Noise blanking circuitry in a radio receiver | |
US3983501A (en) | Hybrid tracking loop for detecting phase shift keyed signals | |
US3778722A (en) | Receiver for data signals, including an automatic line correction circuit | |
SU756650A1 (en) | Discontinuous jamming suppressing device | |
CA1190288A (en) | Device for recovery of clock frequency in digital transmission | |
US4181892A (en) | Sweeping noise blanker | |
US3261986A (en) | Digital code regenerative relay transmission system | |
US3891927A (en) | Phase correction device for demodulation of bipolar signals | |
US3603886A (en) | Noise rejecting signal filter | |
SU1760632A1 (en) | Impulse-noise compensation method | |
SU949825A1 (en) | Receiving device | |
RU2756906C1 (en) | Qam signal receiving device | |
SU1646069A1 (en) | Discrete signal detector in frequency telegraphy | |
SU599362A2 (en) | Noise suppressing device | |
SU1142900A1 (en) | Device for processing pulse signals | |
SU499678A2 (en) | Incoherent Frequency Receiver | |
SU1596480A1 (en) | Device for receiving discrete signals | |
SU1133671A1 (en) | Device for protecting againts pulse noise | |
SU932594A1 (en) | Automatic gain control device | |
SU1172062A1 (en) | Coherent receiver of phase-shift keyed signals | |
RU2205507C1 (en) | Noise suppressing device | |
SU363186A1 (en) | AGREED FILTER | |
SU1233287A1 (en) | Device for detecting pulsed signals |