SU748894A1 - Устройство дискретной фазовой синхронизации - Google Patents

Устройство дискретной фазовой синхронизации Download PDF

Info

Publication number
SU748894A1
SU748894A1 SU782635175A SU2635175A SU748894A1 SU 748894 A1 SU748894 A1 SU 748894A1 SU 782635175 A SU782635175 A SU 782635175A SU 2635175 A SU2635175 A SU 2635175A SU 748894 A1 SU748894 A1 SU 748894A1
Authority
SU
USSR - Soviet Union
Prior art keywords
pulses
additional
frequency
reversible counter
output
Prior art date
Application number
SU782635175A
Other languages
English (en)
Inventor
Борис Дмитриевич Борщев
Людмила Александровна Петрова
Original Assignee
Предприятие П/Я Г-4173
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4173 filed Critical Предприятие П/Я Г-4173
Priority to SU782635175A priority Critical patent/SU748894A1/ru
Application granted granted Critical
Publication of SU748894A1 publication Critical patent/SU748894A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

Изобретение относится к технике связи и может использоваться в аппаратуре передачи дискретной информации.
Известно устройство дискретной фазовой синхронизации, содержащее последовательно соединенные задающий генератор, формирователь импульсов, первый делитель частоты, блок управления, второй делитель частоты, фазовый дискриминатор и реверсивный счетчик [1].
Однако известное устройство дискретной фазовой синхронизации обладает низкой точностью синхронизации и малым временем поддержания синкронизма.
Цель изобретения — повышение точно; сти синхронизации и времени поддержания синхронизма.
Для этого в устройство дискретной фазовой синхронизации, содержащее последовательно соединенные задающий генератор, формирователь импульсов, первый делитель частоты, блок управления, второй делитель частоты, фазовый дискриминатор и реверсивный счетчик, введены последовательно соединенные ограничитель, элемент И, первый и второй дополнительные ревер2 сивные счетчики и блок сравнения, а также формирователь Коротких импульсов, при этом один из выходов реверсивного счетчика подключен к другому входу элемента И, а другие выходы реверсивного счетчика подключены к соответствующим входам ограничителя и первого дополнительного реверсивного счетчика, выходы которого подключены к соответствующим входам ограничителя и блока сравнения, выход которого подключен к одному из дополнительных входов 10 блока управления, к другим дополнительным входам которого подключены соответствующие выходы первого ‘дополнительного реверсивного счетчика, а дойолнительный выход блока управления подключен к счетному входу второго дополнительного ревер15 сивного счетчика, ко входу .«Установка нуля» которого подключен выход второго делителя частоты через формирователь коротких импульсов.
На фиг. 1 приведена структурная элек20 трическая схема устройства; на фиг. 2 — временные диаграммы работы устройства.
Устройство дискретной фазовой синхронизации . содержит задающий генератор I, формирователь 2 импульсов, первый дели-
тель 3 частоты, блок 4 управления, второй делитель 5 частоты, фазовый дискриминатор 6, реверсивный счетчик 7, ограничитель 8, элемент 9 И, первый и второй дополнительные реверсивные счетчики 10 и II, блок 12 сравнения и формирователь 13 коротких импульсов.
Устройство работает следующим образом.
Непрерывная последовательность импульсов с выхода задающего генератора 1 через формирователь, импульсов 2 поступает на вход первого делителя 3 частоты, с выхода которого две импульсные последовательности, сдвинутые относительнб друг дру-, га на время tj = -р (где Τι — период следования импульсов4, на выходе первого делителя 3 частоты, поступают на входы блока 4 управления. С выхода блока 4 управления импульсная последовательность поступает на’ вход второго делителя 5 частоты, с выхода которого местные тактовые импульсы длительностью тг« и периодом следования Та поступают на выход устройства и на один из входов фазового дискриминатора 6. На второй вход фазового дискриминатора 6 поступают принимаемые посылки.
При синфазности между принимаемыми посылками и местной тактовой частотой на выходах фазового дискриминатора 6 импульсы отсутствуют.
При появлении расфазировки короткие импульсы «Больше» или «Меньше» («Больше» значит, что частота местных тактовых импульсов больше частоты принимаемых посылок; «Меньше» значит, что частота местных тактовых импульсов меньше частоты принимаемых посылок) появятся на одном из двух выходов фазового дискриминатора 6 в зависимости от знака расхождения фаз, которые затем поступают на счетные входы «Сложение» и «Вычитание» соответственно реверсивного счетчика 7, который предназначен для усреднения случайных последовательностей импульсов.
С выхода реверсивного счетчика 7 на счетный вход ’ первого дополнительного реверсивного счетчика 10 через элемент 9 И будут поступать импульсы только тогда, когда число фазовых отклонений в одну сторону в среднем больше числа отклонений в другую сторону. На второй вход элемента 9 И поступает сигнал «Запрет» с выхода ограничителя 8, в случае его заполнения, это сделано для того, чтобы исключить возможность перехода через нуль в случае переполнения, что привело бы к потере синхронизма, а следовательно, к потере принимаемой информации.
На входы ограничителя 8 поступают сигналы знака расхождения фаз со знаковых выходов первого дополнительного реверсивного счетчика 10 и информация с выходов всех разрядов второго дополнитель ного реверсивного.счетчика II.
В зависимости от знака расхождения фаз принимаемых посылок и местных тактовых импульсов со знаковых выходов реверсивного счетчика 7, на входы первого дополнительного реверсивного счетчика 10 постуj пают сигналы, которые устанавливают его в режим сложения или вычитания.
Дальнейшую работу устройства рассмотрим с использованием временных диаграмм, приведенных'на фиг. 2, для двух случаев,’ когда частота местных тактовых импульсов 10 отличается от частоты принимаемых посы. лок на ±п°/о.
Так как приняли, что частота местных тактовых импульсов отличается от частоты принимаемых посылок на ±л%, то через некоторое время t после начала работы устройства дискретной фазовой синхронизации посылок в первом дополнительном реверсивном счетчике 10 будет записано число п с соответствующим знаком (это будет справедливо для случая, когда коэф10 фициент деления второго делителя 5 частоты m = 100; при другом значении гл в первом дополнительном реверсивном счетчике 10 будет записано другое число).
На входы блока 4 управления поступают импульсы с частотой следования ft = ^, которые сдвинуты относительно друг друга на время tj =-у (фиг. 2а,б). На второй дополнительный реверсивный счетчик 11 с выхода второго делителя 5 частоты через Jo формирователь 13 коротких импульсов поступают короткие импульсы «начало установки» с частотой следования Г0=^ = Цр, которые устанавливают его в нуль. На0 счетный вход второго дополнительного реверсивного счетчика 11 со второго выхода блока 4 3$ управления поступают-импульсы с, частотой следования ft, задержанные на или незадержанные в-зависимости от знака числа, записанного в первом дополнительном реверсивном счетчике 10. Сигналы о знаке числа поступают на входы блока 4 управ/ ления с первого дополнительного реверсивного счетчика 10 (фиг. 2 г, д).
После установки второго дополнительного реверсивного счетчика 11 на нуль на вход блока 4 управления с выхода блока 43 12 сравнения поступит разрешающий сигнал на прохождения импульсов с выхода первого делителя 3 частоты через блок 4 управления на счетный вход второго дополнительного реверсивного счетчика 11.
so В зависимости от знака числа, записанного в первом дополнительном реверсивном счетчике 10, с его выходов на входы второго дополнительного реверсивного счетчика 11 поступают сигналы, которые устанавjj ливают его в режим сложения или вычитания. При поступлении на счетный вход второго дополнительного реверсивного счетчика 1 In импульсов, с выхода блока 12 сравне ния на вход блока 4 управления поступит сигнал «Запрет», который запретит прохождение импульсов с выхода первого делителя 3 частоты через блок 4 управления на счетный вход второго дополнительного реверсивного счетчика 11.
Если в первом дополнительном реверсивном счетчике 10 записано число ,со знаком плюс, то блок 4 управления добавляет в импульсную последовательность, поступающую на вход второго делителя частоты 5 η корректирующих импульсов, которые располагаются в середине между основными им- ю пульсами. Под действием этих корректирующих импульсов фаза тактовых импульсов сдвинется в сторону опережения (фиг. 2е) в долях элементарного импульса на где Tt — период следования импульсов на входе блока 4 управления;
П. число корректирующих импульсов; м 0 —длительность элементарного тактового импульса на выходе второго делителя 5 частоты.
Если в первом дополнительном реверсивном счетчике 10 записано число со знаком минус, то блок 4 управления исключает из IS импульсной последовательности, поступающей на вход второго делителя 5 частоты, η импульсов (фиг. 2ж). В результате фаза тактовых импульсов сдвинется в сторону отставания на Δφ. зо
Сигнал «Запрет» на выходе блока 12 сравнения будет присутствовать до тех пор, пока на второй дополнительный реверсивный счетчик 11 не поступит импульс «начало установки» с выхода формирователя 13 коротких импульсов, после чего второй до- 33 полнительный реверсивный счетчик 11 установится в нулевое состояние, сигнал на вы- . ходе блока 12 сравнения пропадет и на счетный вход второго дополнительного реверсивного счетчика 11 снова поступят импульсы (фиг. 2в). Таким образом, цикл повторяется.
Если в дальнейшем расхождение фазы между местными тактовыми импульсами'и принимаемыми посылками изменится, то в первой дополнительном реверсивном счет- 43 чике 10 будет записано новое число, в результате чего число корректирующих импульсов, добавляемых или исключаемых из импульсов последовательности, поступающей на вход второго делителя 5 частоты, изменится, что приведет вновь к изменению 50 фазы тактовых импульсов на выходе второго делителя 5 частоты. Таким образом про- , исходит подстройка фазы между местными тактовыми импульсами и принимаемыми посылками. 33
Таким образом, использование предложенного устройства дает · возможность существенно повысить точность фазирования (до порядка 0,1%}, а запоминание числа необходимых корректирующих импульсов в реверсивном счетчике значительно увеличивает время поддержания синфазности tne в случае прекращения подстройки фазы изза прерываний в канале связи или принудительно по сигналу об ухудшении качества канала связи, поступающему от специального устройства контроля канала, так как ввод корректирующих импульсов в тактовую частоту не прекращается, а остается таким же, каким он был до этого момента. И если стабильность генераторов на передающем и приемном концах достаточно высокая (порядка 10 4—105, то время ^может достигать нескольких десятков минут, все это выгодно отличает предложенное устройство от известного.;

Claims (1)

  1. Изобретение относитс  к технике св зи и может использоватьс  в аппаратуре передачи дискретной информации. Известно устройство дискретной фазовой синхронизации, содержащее последовательно соединенные задающий генератор, формирователь импульсов, первый делитель частоты , блок управлени , второй делитель частоты , фазовый дискриминатор и реверсивный счетчик 1. Однако известное устройство дискретной фазовой синхронизации обладает низкой точ ностью синхр01гизации и малым временем поддержани  синхронизма. Цель изобретени  - повышение точно сти синхронизации и времени поддержани  синхронизма. Дл  этого в устройство дискретной фазовой синхронизации, содержащее последовательно соединенные задающий генератор, формирователь импульсов, первый делитель частоты, блок управлени , второй делитель частоты, фазовый дискриминатор и реверсивный счетчик, введены последовательно соединенные ограничитель, элемент И, первый и второй донолнительные реверсивные счетчики и блок сравнени , а также формирователь коротких импульсов, при этом один из выходов реверсивного счетчика подключен к другому входу элемента И, а другие выходы реверсивного счетчика подключены к соответствующим входам ограничител  и первого дополнительного реверсивного счетчика, выходы которого подключены к соответствующим входам ограничител  и блока сравнени , выход которого подключен к одному из дополнительных входов блока управлени , к другим дополнительным входам которого подключены соответствующие выходы первого дополнительного реверсивного счетчика, а дополнительный выход блока управлени  подключен к счетному входу второго дополнительного реверсивного счетчика, ко входу .«Установка нул  которого подключен выход второго делител  частоты через формирователь коротких импульсов. На фиг. 1 приведена структурна  электрическа  схема устройства; на фиг. 2 - временные диаграммы работы устройства. Устройство дискретной фазовой синхронизации . содержит задающий генератор I, формирователь 2 импульсов, первый делитель 3 частоты, блок 4 управлени , второй делитель 5 частоты, фазовый дискриминатор 6, реверсивный счетчик 7, ограничитель 8, элемент 9 И, первый и второй дополнительные реверсивные счетчики 10 и 11, блок 12 сравнени  и формирователь 13 коротких импульсов. Устройство работает следующим образом. Непрерывна  последовательность импульсов с выхода задающего генератора 1 через формирователь, импульсов 2 поступает на вход первого делител  3 частоты, с выхода которого две импульсные последовательности , сдвинутые относительнб друг друга на врем  tj -р (где Т - период следовани  импульсов на выходе первого делител  3 частоты, поступают на входы блока 4 управлени . С выхода блока 4 управлени  импульсна  последовательность поступает на вход второго делител  5 частоты , с выхода которого местные тактовые импульсы длительностью to и периодом следовани  То постулают на выход устройства и на один из входов фазового дискриминатора 6. На второй вход фазового дискриминатора 6 поступают принимаемые посылки. При синфазности между принимаемыми посылками и местной тактовой частотой на выходах фазового дискриминатора 6 импульсы отсутствуют. При по влении расфазировки короткие импульсы «Больще или «Меньще («Больще значит, что частота местных тактовых импульсов больще частоты принимаемых посылок; «Меньше значит, что частота местных тактовых .импульсов меньше частоты принимаемых посылок) по в тс  на одном из двух выходов фазово о дискриминатора б в зависимости от знака расхождени  фаз, которые затем поступают на счетные входы «Сложение и «Вычитание соответственно реверсивного счетчика 7, который предназначен дл  усреднени  случайных последовательностей импульсов. С вьгхода реверсивного счетчика 7 на счетный входпервого дополнительного реверсивного счетчика 10 через элемент 9 И будут поступать импульсы только тогда, когда число фазовых отклонений в одну сторону в среднем больще числа отклонений в другую сторону. На второй вход элемента 9 И поступает сигнал «Запрет с выхода ограничител  8, в случае его заполнени , это сделано дл  того, чтобы исключит вОШоЖнбсть перехода через Hyjfb в случае переполнени , что привело бы к потере синхронизма, а следовательно, к потере принимаемой информации. На входы ограничител  8 поступают сигналы знака расхождени  фаз со знаковых выходоп первого ; ополнительнрго реверсивного счетчика 10 и информаци  с выходов всех |)лзр лов вгорого Д01толнитель ного реворсириогч), счетчиго 11, В зависимости от знака расхождени  фаз принимаемых посылок и местных тактовых импульсов со знаковых выходов реверсивного счетчика входы первого дополнительного реверсивного счетчика 10 поступают сигналы, которые устанавливают его в режим сложени  или вычитани . Дальнейшую работу устройства рассмотрим с использованием временных диаграмм, приведенных на фиг. 2, дл  двух случаев, когда частота местных тактовых импульсов отличаетс  от частоты принимаемых посылок/на ±П°/о. Так как прин ли, что частота местных тактовых импульсов отличаетс  от частоты принимаемых посылок на ±п/о, то через некоторое врем  t после начала работы устройства дискретной фазовой синхронизации посылок в первом дополнительном реверсивном счетчике 10 будет записано число п с соответствующим знаком (это будет справедливо дл  случа , когда коэффициент делени  второго делител  5 частоты m 100; при другом значении ш в первом дополнительном реверсивном счетчике 10 будет записано другое число). На входы блока 4 управлени  поступают импульсы с частотой следовани  ft ™, которые сдвинуты относительно друг на врем  Ъ Y (фиг. 2а, б). На второй дополнительный реверсивный счетчик Не выхода второго делител  5 частоты через формирователь 13 коротких импульсов поступают короткие импульсы «начало установки с частотой следовани  fo -4i, которые устанавливают его в нуль. На° счетный вход второго дополнительного реверсивного счетчика 11 со второго выхода блока 4 управлени  поступают-импульсы с частотой следовани  f, задержанные на - или незадержанньге в-зависимости от знака числа, записанного в первом дополнительном реверсивном счетчике 10. Сигналы о знаке числа поступают на входы блока 4 управлени  с первого дополнительного реверсивного счетчика 10 (фиг. 2 г, д). После установки второго дополнительного реверсивного счетчика 11 на нуль на вход блока 4 управлени  с выхода блока 12 сравнени  поступит разрешающий сигнал на прохождени  импульсов с выхода первого делител  3 частоты через блок 4 управлени  на счетный вход вгорого дополнительного реверсивного счетчика 11. В зависимости от знака числа, записанного в первом дополнительном реверсивном счетчике 10, с его выходов на входы второго дополнительного реверсивного счетчика 11 поступают сигналы, которые устанавивают его в режим сложений или вычитани . При поступлении на счетный вход второго дополнительного реверсипмпгп счетчика 1 In импульсов, с выходл блок  12 сравне ни  на вход блока 4 упрп.плгчи  пс-ступит сигнал «Запрет, который запретит прохождение импульсов с выхода первого делител  3 частоты через блок 4 управлени  на счетный вход второго дополнительного реверсивного счетчика 11. Если в первом дополнительном реверсивном счетчике 10 записано число,со знаком плюс, то блок 4 управлени  добавл ет в импульсную последовательность, поступающую на вход второго делител  частоты 5 п корректирующих импульсов, которые располагаютс  в середине между основными импульсами . Под действием этих корректирующих импульсов фаза тактовых импульсов сдвинетс  в сторону опережени  (фиг. 2е) в дол х элементарного мпульса на где -- период следовани  импульсов на входе блока 4 управлени ; п. - число корректирующих импульсов; Т -длительность элементарного тактового импульса на выходе второго делител  5 частоты. Если в первом дополнительном реверсивном счетчике 10 записано число со знаком минус, то блок 4 управлени  исключает из импульсной последовательности, поступающей на вход второго делител  5 частоты, п импульсов (фиг. 2ж). В результате фаза тактовых импульсов сдвинетс  в сторону отставани  на Д (р. Сигнал «Запрет на выходе блока 12 сравнени  будет присутствовать до тех пор, пока на второй дополнительный реверсивный счетчик 1 не поступит импульс «начало установки с выхода формировател  13 коротких импульсов, после чего второй дополнительный реверсивный счетчик 11 установитс  в нулевое состо ние, сигнал на выходе блока 12 сравнени  пропадет и на счетный вход второго дополнительного реверсивного счетчика 11 снова поступ т импульсы (фиг. 2в). Таким образом, цикл повтор етс . Если в дальнейшем расхождение фазы между местными тактовыми импульсамии принимаемыми посы.пками изменитс , то в перво(л дополнительном реверсивном счетчике 10 будет записано новое число, в результате чего ЧИС.ПО корректирующих импульсов , добав.т емых или исключаемых из импульсов последовательности, поступающей на вход второго делител  5 частоты, изменитс , что приведет вновь к изменению фазы тактовых импульсов на выходе второго делитат  5 частоты. Таким образом происходит подстройка фазь( между местными тактовыми импульсами и принимаемыми посылками . Таким образом, использование предложенного устройства дает возможность существенно повысить точность фазировани  (до пор дка 0,, а запоминание числа необходимых корректирующих импульсов в реверсивном счетчике значительно увеличивает врем  поддержани  синфазности t,t в случае прекращени  подстройки фазы изза прерываний в канале св зи или принудительно по сигналу об ухудщении качества канала св зи, поступающему от спецйалького устройства контрол  канала, так как ввод корректирующих импульсов в тактовую частоту не прекращаетс , а остаетс  таким же, каким он был до этого момента, И если стабильность генераторов на передающем и приемном концах достаточно высока  (пор дка , то врем  tn.MOжет достигать нескольких дес тков минут. все это выгодно отличает предложенное устройство от известного.; Формула изобретени  Устройство дискретной фазовой синхронизации , содержащее последовательно соединенные задающий генератор, формирователь импульсов, первый делитель частоты, блок управлени , второй делитель частоты, фазовый дискриминатор и реверсивный счетчик , отличающеес  тем, что, с целью повыщени  точности синхронизации и времени поддержани  синхронизма, введены последовательно соединенные ограничитель, элемент И, первый и второй дополнительные реверсивные счетчики и блок сравнени , а также формирователь коротких импульсов , при этом один из выходов реверсивного счетчика подключен к другому входу элемента И, а другие выходы реверсивного счетчика подключены к соответствующим входам ограничител  и первого дополнительного реверсивного счетчика, выходы которого подключены к соответствующим входам ограничител  и блока сравнени , выход которого подключен к одному из дополнительных входов блока управлени , к другим дополнительным входам которого подключены соответствующие выходы первого дополнительного реверсивного счетчика , а дополнительный выход блока управлени  подключен к счетному входу второго дополнительного реверсивного счетчика, ко входу «Установка нул , которого подключен выход второго делител  частоты через формирователь коротких импульсов. Источники шгформации, прин тые во внимание при экспертизе I. Гуров В. С. и др. Передача дискретной информации и телеграфи . М., «Св зь, 1969, с. l/l, рис. 5, 7 (прототип).
    г 373S33foofOftstгоого/
    1ПШШ11 1...ЖШПШ1... ЖЛЛШШШ1
    а -.
    /23 /5373S99fOOfl f. т200 гО
    fiiuuinniL... мшмл.... жишгаж
    ...ЛЕ
SU782635175A 1978-06-26 1978-06-26 Устройство дискретной фазовой синхронизации SU748894A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782635175A SU748894A1 (ru) 1978-06-26 1978-06-26 Устройство дискретной фазовой синхронизации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782635175A SU748894A1 (ru) 1978-06-26 1978-06-26 Устройство дискретной фазовой синхронизации

Publications (1)

Publication Number Publication Date
SU748894A1 true SU748894A1 (ru) 1980-07-15

Family

ID=20772946

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782635175A SU748894A1 (ru) 1978-06-26 1978-06-26 Устройство дискретной фазовой синхронизации

Country Status (1)

Country Link
SU (1) SU748894A1 (ru)

Similar Documents

Publication Publication Date Title
US4227251A (en) Clock pulse regenerator
US4639680A (en) Digital phase and frequency detector
US4147895A (en) Expandable memory for the suppression of phase jitter in a telecommunication system
CA1280473C (en) Digital phase-locked loop circuits
US4771426A (en) Isochronous clock reconstruction
JPH0761067B2 (ja) 受信されたデジタル通信信号からビットクロックを回復する方法および回路装置
CN104980147A (zh) 一种连续时差测量的方法及装置
US5459782A (en) Method and arrangement for transmitting digital signals
US4964117A (en) Timing synchronizing circuit for baseband data signals
EP0321837B1 (en) Data pattern synchronizer
SU748894A1 (ru) Устройство дискретной фазовой синхронизации
US3213375A (en) Synchronized controlled period pulse generator for producing pulses in place of missing input pulses
US4196416A (en) Synchronization apparatus with variable window width and spacing at the receiver
US4593379A (en) Method and a device for synchronization of messages
US4352195A (en) Device for the synchronization of a timing signal
EP0695487A1 (en) Composite clock signal
US3141930A (en) Digital signal synchronizer system
EP0171436B1 (en) Multi-phase synchronizing circuit
US4775989A (en) Timing phase detector circuit
US4464769A (en) Method and apparatus for synchronizing a binary data signal
US4220968A (en) Circuit for generating a constant reference oscillation from a video signal affected by a time error
US3742462A (en) Data synchronizing unit for data transmission system
US3820051A (en) Adaptive threshold circuit employing nand gates interconnecting flip-flop circuit
SU475740A1 (ru) Устройство контрол канала св зи по переходным характеристикам
SU558422A1 (ru) Устройство избирательного вызова абонентов