SU748430A1 - Multiplier-divider - Google Patents
Multiplier-divider Download PDFInfo
- Publication number
- SU748430A1 SU748430A1 SU782621962A SU2621962A SU748430A1 SU 748430 A1 SU748430 A1 SU 748430A1 SU 782621962 A SU782621962 A SU 782621962A SU 2621962 A SU2621962 A SU 2621962A SU 748430 A1 SU748430 A1 SU 748430A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- key
- inputs
- unit
- Prior art date
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
/54) МНОЖИТБЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО/ 54) MULTIPLE-DIVIDING DEVICE
Изобретение относитс к вычислительной технике и автоматике и предназначено дл умножени и делени аналоговых электрических сигналов . Известны устройства дл умножени и делени электрических сигналов , содержащие полевой транзисто как управл емый делитель напр жени коэффициент передачи которого зависит от величины напр жени , подаваемого на затвор полевого транзистора 1 . Однако такие устройства имеют малый динамический диапазон работы и высокую чувствительность к разбросу параметров полевых транзисторов при этом точность работы сильно зависит от внешних условий (например температуры). Это объ сн етс малой величиной линейной зон характеристики транзисторов и зависимостью этой зоны от типа транзистора и от внешних условий. Известны устройства дл умножени и делени , использующие полевой транзистор как элемент с управл емой проводимостью, причем дл ра ширени динамического диапазона, по вышени линейн.ости и компенсации те пературных дрейфов испол зуютс one рационные усилители и второй полевой транзистор, спаренный с первым . К недостаткам известных технических решений следует отнести необходимость использовани спаренных транзисторов с полностью идентичными характеристиками, что требует специального подбора элементов. Наиболее близким техническим решением вл етс множительно-делительное устройство 3 , содержащее первый операционный блок с запоминанием , первый вход которого вл етс первым входом устройства, второй операционный блок с запоминанием, второй вход которого соединен с его вьрсодом и с выходом устройства, вхйдной ключ, первый и второй входы которого вл ютс соответственно вторым и третьим входами устройства, выходной ключ, первый выход которого соединен со вторь входом первого операционного блока, а второй выход - с первым входом второго операционного блока, управл емый линейныйэлемент, первый вход которого соединен с выходом входного ключа, второй вход - с выходом первого операционного блока, а выход - со входом выходного ключа, и тактирующий генератор, выход которого соединен с управл ющими входами всех ключей и операционных блоков . Это устройство имеетвысокую точность работы, причем нет необходимости в специальном подборе полевых транзисторов.The invention relates to computing and automation and is intended to multiply and divide analog electrical signals. Devices for multiplying and dividing electrical signals are known, which contain a field transistor as a controlled voltage divider, the transmission coefficient of which depends on the magnitude of the voltage supplied to the gate of the field-effect transistor 1. However, such devices have a small dynamic range of operation and high sensitivity to the variation of parameters of field-effect transistors, while the accuracy of operation strongly depends on external conditions (for example, temperature). This is due to the small value of the linear zones of the characteristics of the transistors and the dependence of this zone on the type of transistor and on external conditions. Multiplying and dividing devices are known that use a field-effect transistor as an element with controlled conductivity, and one-way amplifiers and a second field-effect transistor paired with the first are used to increase the dynamic range, increase linearity and compensate for thermal drift. The disadvantages of the known technical solutions include the need to use paired transistors with completely identical characteristics, which requires a special selection of elements. The closest technical solution is the multiplying-dividing device 3, which contains the first operational block with memory, the first input of which is the first input of the device, the second operational block with memory, the second input of which is connected to its output and the output key and the second inputs of which are respectively the second and third inputs of the device, the output key, the first output of which is connected to the second input of the first operational unit, and the second output to the first input of the second operational unit, controlled linear element, the first input of which is connected to the output of the input key, the second input - with the output of the first operational unit, and the output - with the input of the output key, and a clock generator, the output of which is connected to the control inputs of all the keys and operating units . This device has a high accuracy, and there is no need for a special selection of field-effect transistors.
Недостатком такого устройства вл етс низкое быстродействие,поскольку операци умножение-деление выполн етс последовательно во времени за два рабочих такта причем в течение одного такта выходной сигнал устройства запоминаетс и сохран ет посто нное значение независимо от изменени входного сигнала.The disadvantage of such a device is low speed, since the multiply-divide operation is performed sequentially in time in two working cycles, with the output signal of the device being memorized during one clock cycle and maintaining a constant value regardless of the change in the input signal.
Цель изобретени - повышение быстродействи - устройства при высокой тоности работы.The purpose of the invention is to increase the speed - a device with a high tonality of work.
Дл достижени цели в множительноделит ельное устройство, содержащее первый операционный блок с запоминанием , первый вход которого вл етс первым входом устройства, второй операционный блок с запоминанием, первый входной ключ, первый и второй входы которого вл ютс соответственно вторым и третьим входами устройства ,выходной ключ, управл емый линейный элемент, первый вход которого подключен к выходу первого входного ключа, второй вход подключен к выходу первого операционного блока, а выход подключен к первому входу выходного ключа, который соединен со вторым входом первого операционного блока, и тактирующий генератор, выхо которого подключен к управл ющим входам всех ключей и к управл ющему входу первого операционного блока, введёны второй входной ключ, первый и второй входы которого подключены соответственно к первому и второму входам первого входного ключа, второй управл емый линейный элемент, первый вход которого соединен с выходом второго входного ключа, второй вход подключен к выходу второго операционного блока, а выход подключен ко второму входу выходного ключа, и инвертор, причем первый вход 13то рого операционного блока подключен к первому входу первого операЦШЗнйбгЬ блока, второй вход соединен со вторы входом выходного ключа, выход тактирующего генератора соединен через инвертор с управл ющими входами . втброго операционного блока и второго входного ключа.To achieve a goal in a multiplier splitter device containing a first operational block with memory, the first input of which is the first input of the device, the second operational block with memory, the first input key, the first and second inputs of which are the second and third inputs of the device, respectively. , controlled linear element, the first input of which is connected to the output of the first input key, the second input is connected to the output of the first operating unit, and the output is connected to the first input of the output key which is connected to the second input of the first operating unit, and the clocking generator, the output of which is connected to the control inputs of all keys and to the control input of the first operating unit, is entered a second input key, the first and second inputs of which are connected respectively to the first and second inputs of the first the input key, the second controlled linear element, the first input of which is connected to the output of the second input key, the second input is connected to the output of the second operating unit, and the output is connected to the second input of the output Foot switch, and an inverter, wherein the first input of 13to cerned operation unit connected to the first input of the first operaTsShZnybg unit, a second input connected to a second input of output switch, the output timing generator connected through an inverter to the gate inputs. The second operational unit and the second input key.
, Св зь первого входа второго операционного блока с первым входом .первого операционного блока, вл ющегос входом устройства, и -введение в устройство второго входного ключа, первый вход которого соединен с первым и вторым входами первого входного ключа, которые вл йтс ,; в торым И- третьим входами устройства , и второго управл ющего линей ного элемента, первый вход котороThe connection of the first input of the second operational block with the first input of the first operational block, which is the input of the device, and the input into the device of the second input key, the first input of which is connected to the first and second inputs of the first input key, which is; in the third and the third inputs of the device, and the second control linear element, the first input of which
го соединен с .выходом второго входного ключа, второй вход - с выходом второго операционного блока, позвол ет формировать коэффициентсомножитель , пропорциональный от- ношению величин сигналов на первом и втором входах устройства, в течение такта работы, когда происходит умножение сигнала, поданного на третий, вход устройства, на коэффи циент-сдмножитель, сформированный в предыдущем такте, с .помощью первого входного ключа, первого операционного блока и первого линейного элемента, второй вход которого соединен с выходом первого операционного блока. Св зь управл ющих входов второго входного ключа и второго операционного блока с выходом тактирующего генератора через введенный инвертор позвол ет организоватьIt is connected to the output of the second input key, the second input to the output of the second operating unit, allows to form a multiplier proportional to the ratio of the signal values on the first and second inputs of the device during the operation cycle when the signal multiplied by the third, input of the device to the coefficient multiplier generated in the previous cycle using the first input key, the first operational block and the first linear element, the second input of which is connected to the output of the first opera unit block. The connection of the control inputs of the second input key and the second operating unit with the output of the clock generator through the input inverter allows you to organize
0 поочередное формирование коэффициента-сомножиг ел в каждом такте работы. Поскольку второй вход второго входного ключа вл етс третьим входом устройства, а выход второго управл емого линейного элемента соединен со вторым входом выходного ключа, то на выходе этого ключа, вл ющимс вь1ходом устройства, в каждом такте работы без задержки будет формироватьс сигнал, пропорциональный произведению третьего входного сигнала и коэффициента-сомножител , пропорционального отношению первого и второго входных сигналов. Таким образом, организаци двухтактного параллельного режима работы устройства позвол ет формировать величину коэффициента-сомножител в каждом такте и избежать необходимости в запоминании выходного результата умножени на этот коэффициент, что значительным образом повышает быстродействие устройства.0 alternate formation of the coefficient-coefficient ate in each work cycle. Since the second input of the second input key is the third input of the device, and the output of the second controlled linear element is connected to the second input of the output key, then at the output of this key, which is the upstream output of the device, a signal proportional to the product of the third an input signal and a factor multiplier proportional to the ratio of the first and second input signals. Thus, the organization of a push-pull parallel operation mode of the device allows one to form the factor-factor value in each clock cycle and avoid the need to memorize the output result of multiplying by this factor, which significantly improves the device performance.
На чертеже представлена фу кциональна схема предлагаемого устройс ства. ,The drawing shows the functional scheme of the proposed device. ,
Множительно-делительное устройство содержит первый операционный блок с запоминанием 1, второй операционный блок с запоминанием 2,The multiplying-dividing device contains the first operational unit with memorization 1, the second operational unit with memorization 2,
Q причем первые входы блоков 1 и 2 соединеныс - первым входом устройства 3. В состав операционного блока могут входить, например, операционный усилитель, масштабные резисторы, интегрирующа емкость и ключ. Устрой5 ство содержит два входных ключа 4 и 5, первые входы которых соединены.со вторым входом б, а вторые входы - с третьим входом устройства 7, выходной ключ 8, выход которого соединенQ and the first inputs of blocks 1 and 2 are connected with the first input of device 3. The operational block can include, for example, an operational amplifier, large-scale resistors, an integrating capacitor and a switch. The device contains two input keys 4 and 5, the first inputs of which are connected with the second input b, and the second inputs - with the third input of the device 7, the output key 8, the output of which is connected
О Р выходом 9 устройства; два управл емых линейных элемент.а 10 и 11, первые входы которых соединеныс выходами соответствующих входных ключей 4 и 5, вторые входы - с выходами соответствующих операционнь1х блоков. 1 и 2, a выходы - с соответствующими входами выходного ключа 8/тактирующ генератор 12 и инвертор 13. Выход управл емого линейного элемента 10 соединен также со вторым входом опе рационного блока 1, а выход элемент 11 ,- со вторым входом блока 2. В ка честве управл емого линейного элемента могут быть использованы, напр мер, операционный усилитель и управ л емый регистр на основе полевого транзистора. .Выход тактирующего генератора 12 соединен с управл ющими входами второго операционного блока 2 и второго входного ключа 5 через инвертор 13, ас управл ющими входа ми операционного блока 1, входного ключа 4 и выходного ключа 8 соедине непосредственно. Устройство работает следующим образом. В первом такте работы,предположим при наличии логической 1 на выход генератора 12, операционный блок.1 работает в режиме усилени , т. е. н вход управл емого линейного элемент 10 поступает сигнал, измен ющий коэффициент передачи этого элемента При этом входной ключ 4 подключает входу элемента 10 напр жение, подан ное на второй вход 6 устройства. По кольку на первый вход операционного блока 1 поступает напр жение, подан ное на первый вход 3 устройства, а на второй вход блока 1 подаетс сиг нал с выхода управл емого линейного .элемента 10, то, ввиду действи обратной св зи по второму входу этого элемента, его коэффициент передачи под действием управл ющего сигнала с выхода блока 1 устанавливаетс таким образом, что U;,-K-U, .(1) Из этого следует, что коэффициент передачи элемента 10 равен /u-i(2) В следующем такте работы,предположим при наличии логического О на выходе генератора 12, операционный блок 1 переходит в режим запоминани т. е. сигнал на его выходе, а следовательно , и н& втором входе управл е мого линейного элемента 10 остаетс посто нным, поддержива ,- таким образом , посто нное значение коэффициента К , определ емое выражением (2). При этом входной ключ 4 подключает к входу элемента 10 напр жение, подаваемое на третий вход 7 устройства, а выход элемента 10 через выходной ключ 8 соедин етс с выходом 9 устройства . Следовательно, напр жение на выходе 9 устройства будет определ тьс выражением ,, -11 ViO P output 9 devices; two controllable linear elements. 10 and 11, the first inputs of which are connected by the outputs of the corresponding input keys 4 and 5, the second inputs are connected to the outputs of the corresponding operational units. 1 and 2, a outputs - with the corresponding inputs of the output switch 8 / clock generator 12 and inverter 13. The output of the controlled linear element 10 is also connected to the second input of the operating unit 1, and the output element 11, to the second input of the unit 2. B As a controllable linear element, for example, an operational amplifier and a controllable register based on a field-effect transistor can be used. The output of the clock generator 12 is connected to the control inputs of the second operation unit 2 and the second input key 5 via an inverter 13, ac control inputs of the operation unit 1, the input key 4 and the output key 8 directly connected. The device works as follows. In the first cycle of operation, suppose that if there is a logical 1 at the output of the generator 12, the operational block 1 operates in the gain mode, i.e., the input of the controlled linear element 10 receives a signal that changes the transmission coefficient of this element. the input of the element 10 is a voltage applied to the second input 6 of the device. Since the voltage applied to the first input 3 of the device goes to the first input of the operation unit 1, and the second input of the unit 1 is fed to the output of the controlled linear element 10, then due to the feedback on the second input of this element its transmission coefficient under the action of the control signal from the output of block 1 is set in such a way that U;, - KU,. (1) From this it follows that the transmission coefficient of element 10 is equal to / ui (2) In the next work cycle, suppose the presence of logical About the output of the generator 12, the operating block 1 passes in storage mode that is signal at its output, and hence n &..; the second input of the controlled linear element 10 remains constant, maintaining, - thus, the constant value of the coefficient K, defined by the expression (2). In this case, the input key 4 connects to the input of the element 10 a voltage applied to the third input 7 of the device, and the output of the element 10 through the output switch 8 is connected to the output 9 of the device. Consequently, the voltage at the output 9 of the device will be determined by the expression ,, -11 Vi
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782621962A SU748430A1 (en) | 1978-05-30 | 1978-05-30 | Multiplier-divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782621962A SU748430A1 (en) | 1978-05-30 | 1978-05-30 | Multiplier-divider |
Publications (1)
Publication Number | Publication Date |
---|---|
SU748430A1 true SU748430A1 (en) | 1980-07-15 |
Family
ID=20767317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782621962A SU748430A1 (en) | 1978-05-30 | 1978-05-30 | Multiplier-divider |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU748430A1 (en) |
-
1978
- 1978-05-30 SU SU782621962A patent/SU748430A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1485578A (en) | Apparatus for providing a regulated output potential in an mos-ccd memory | |
SU748430A1 (en) | Multiplier-divider | |
US2860241A (en) | Ratio computer | |
GB1425966A (en) | True rms converter | |
SU564641A1 (en) | Frequency multiplying device | |
SU572662A2 (en) | Device for measuring and indicating temperature variation rate | |
SU811158A1 (en) | Digital instanteneous value phase meter | |
SU830582A1 (en) | Analogue storage | |
SU519695A1 (en) | Analog dividing device | |
SU525969A1 (en) | Frequency multiplier | |
SU641458A1 (en) | Computer | |
SU714622A1 (en) | Arrangement for shaping exponential voltage | |
SU691874A1 (en) | Multiplier-divider | |
SU691862A1 (en) | Apparatus for computing logarithmic functions | |
SU651359A1 (en) | Multiplication device | |
SU746311A1 (en) | Apparatus for measuring dc voltage | |
SU864299A2 (en) | Frequency multiplier | |
SU879602A1 (en) | High-speed converter of two voltage ratio to code | |
SU602955A1 (en) | Analogue multiplier | |
SU756483A1 (en) | Analogue storage | |
SU642722A1 (en) | Differentiator | |
SU708247A1 (en) | Device for computing the ratio of uni-polar signals | |
RU1667504C (en) | Device for measuring ratio between two voltages | |
SU450112A1 (en) | Method for digital measurement of instantaneous frequency of slowly varying processes | |
RU2053551C1 (en) | Squarer |