SU746628A1 - Устройство дл отображени информации - Google Patents

Description

Изобретение относитс  к вычислитель ньй технике и может быть использовано в устройствах дл  отображени  графической и знаковой информации. Известно устройство дл  отображени  графической информации на экране электроннолучевой трубки, содержащее приемный регистр, счетчик, генератор импульсов , блок сравнени , элемент И, блок вы делени  нул , два сумматора, триггер, коммутатор, дешифратор, два сдвигающих регистра и ЭЛТ с цифроаналоговыми преобразовател ми и усилител ми отклонени  i. Это устройство обладает недостаточно широкими функциональными возможност ми , так как оно не обеспечивает адресной развертки знаков. Наиболее близким по технической сущ- нсюти к предложенному устройству  вл етс  устройство дл  формировани  развертки знаков, содержащее блок сброса, блок управлени , четыре счетчика, два элемента И, два элемента задержки, три элемента ИЛИ, блок формировани  кодов .рассто ний между группами знаков, два коммутатора и соогвегсгвующие св зи 2 Известное устройство формирует адресную развертку знаков, но не обеспечивает отображение графической информации , что сужает функциональные возможности устройства. С другой стороны при . использовании его в составе универсального индикатора необходимо примен ть дойопнительное устройство - генератор отрезков линий, что значительно усложн ет конструкцюо универсального индикатора . Цепь изобретени  - расширение функциональных возможностей и упрощение устройства. Поставленна  цель достигаетс  тем, что устройство, содержащее блок управ- рени , первый и второй входы которого  вл ютс  входами устройства, первый и второй выходы .блока управлени  соединены с первым и вторым входами формировател  кодов, третий вход которо1о  в-

л етс  информационным входом устройст-. ва, первый и второй выходы формировател  кодов подключены к первым входам первого и второго коммутаторов, вторые входы которых соединены с входными информационными шинами, а выходы - к первым входам первого и второго суКсматоров , вторые входы которых соединены с входными информационными шинами, элемент ИЛИ, первый вход которого подключен к третьему входу первого сумматора и к входной управл ющей шине, а выход - к третьему входу второго сумма тора и ко входу первого элемента задержки , второй элемент задержки, вход котороге соединен с третьим входом блока управлени  и с первым входом первого преобразовател  кодов, второй в-ход которого подключен к входной информационной шине, третий вход - к первому входу второго преобразовател  кодов, четвертый вход первого преобразовател  кодов соединен с третьим входом первого сумматора , а выход - с выходной управл  ющей шиной и с четвертым входом блока управлени , третий выход которого соединен с третьим входом второго коммутатора и с вторым входом второго преобразовател  кодов, третий вход которого подключен к входу первого элемента задержки , а первый и второй выходы второго преобразовател  кодов соединены cooTBei-CTBeHiio с вторым входом элемента ИЛИ и с п тым входом блока управлени , четвертый выход которого  вл етс  управл ющим выходом устройства, содержит три коммутатора, дешифратор и блок сравнени , первый и второй входы которого соединены с вторыми входами первого и второго коммутаторов и с первым и вторым входом третьего коммутатора, третий вход которого соединен с выходом блока сравнени , а выход третьего коммутатора подключен к первому входу дешифратора, второй .вход которого соеди нен с п тым выходом блока управлени  и с выходной шиной сигнала подсвета, а выход дешифратора подключен к четверты входам первого и второго коммутаторов и к первому входу четвертого коммутато ра, второй вход которого соединен с выходом второго элемента задержки, а выход - с первым входом второго преобразовател  кодов, четвертый вход которого подключен к выходу п того коммута тора, первый вход которого соединен с выходом первого элемента задержки, второй вход - с шестым выходом блока управлени , а третий вход п того коммутатора  вл етс  информационным входом устройства.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - блок-схема одного из коммутаторов.

Устройство содержит блок 1 сравнени , третий коммутатор 2, дешифратор 3 формирователь 4 кодов, первый и второй преобразователи 5 и 6 кодов, блок 7 управлени , первый и второй коммутаторы 8 и 9, первый иВторой сумматоры 1C) и 11, п тый и четвертой коммутаторы 12 и 13, первый и второй элементы 14 и 15 задержки, элемент 16 ИЛИ, шины 17-31, блоки 32 и 33 сравнени  двоичных кодов, коммутаторы 34 и 35, счетчики 36 и 37, элементы 33 и 39 задержки , счетчик 40, элемент 41 И, элемент 42 задержки, группа элементов 43 ИЛИ, элементы 44 и 45 И-НЕ, элементы задержки 46 и 47, триггер 48, управл емый генератор импульсов 49, элементы 50 и 51 ИЛИ, шины 52-57, элементы 58 и 59 И, элемент 60 ИЛИ.

Формирователь 4 кодов предназначен дл  формировани  кодов рассто ний межДУ группами знаков.

Преобразователи 5 и 6 представл пют собой преобразователи код - число импульсов . Сумматоры 10 и 11 представл ют собой цифровые сумматоры накапливающего типа.(

Устройство работает следующим образом .

Работа устройства подраздел етс  на 3 режима. Первый режим - формирование адресной развертки знаков с посто нным шагом; второй режим - формирование адресной развертки знаков с переменным шагом; третий режим формирование сигналов, необходимых дл  отображени  графической информации.

В первом режиме формирователь коrfoB (БФК) 4 не оказывает вли ни  на работу устройства. На шинах 24 устанавливаетс  нулевой код..

Работа начинаетс  по сигналу Пуск, который поступает на вход по шине 19 и устанавливает в состо ние О счетчики 40 преобразователей 5 и 6 кодов (ПКЧ). На вход 40 счетчика ПКЧ 6 этот сигнал проходит через элемент 16 ИЛИ.

Пусть выбрана така  система элементов , в которой элемент И-НЕ срабатывает от сигналов высокого уровн  напр жени . В этом случае на шине 2О в ре- жиме адресной раанертки знаков будет установлен низкий уровень напр жени , сработает элемент 44 И-НЕ и уста новит триггер 48 в такое состо ние, йри котором на нижнем его выкоде ( см, фиг. 1) будет высокий уровень напр жени . По этаму уровню и по сигналу Пуск задержанному элементом 14 задержки, код с шин 22, определ ющий количество знаков в данной строке, про дет через коммутатор 12 и группу 43 элементов ИЛИ на вход счетчика 40 ПКЧ 6. С некоторой задержкой относите но сигнала Пуск по шинам 25 посту- пакет код, определ ющий количество зна ковых строк в формате, и через группу 43 элементов ИЛИ вводитс  в счетчик 40 ПКЧ 5. По шинам 18 и 28 поступают коды координат исходной точки и по сигналу Пуск ввод тс  в сумматоры 1О и 11. Коды с выходов сумматоров 10 и 11 по шинам 30 и 29 поступают в блок форми poBaHtiH отклон ющих сигналов (на фиг. не показан). В результате луч ЭЛТ выводитс  в исходную точку первого знака и устройст во становитс  подготовленным к работе. После отображени  первого знака из знакогенератора по шине 21 поступает сигнал конца знака (СКЗ), который проходит через элемент 51 ИЛИ на счетный вход счетчика 40 ПКЧ 6 и по шине 56 на входы группы элементов. 58 И коммутатора 9. По низкому уровню напр жени  с выхода триггера 48 в дешифраторе 3 вырабатываетс  только один сигнал , поступающий на шину 52а. В резуль тате код рассто ни  между знаками по горизонтали с шин 23 проходит через коммутатор 9 без изменений на вход 11 сумматора, в котором к коду координаты исходной точки первого знака прибавл етс  приращение координаты, соответствующее требуемому рассто нию меж ду исходными точками знаков. В счетчике 4О вычитаетс  1. СКЗ через элементы 46, 47 задержки поступает на выходную шину 31 в качестве сигнала, разрешающего воспроизведение следующе го знака. Задержка компенсирует врем  переходных процессов в отклон ющей системе ЭЛТ. После отображени  второго знака по шине 21 снова поступает СКЗ и процесс повтор етс  до тех пор, пока в счетчике 40 ПКЧ 6 не установитс  код О. . , О. При этом на экране отображаетс  коли- 286 4GCTBO заданных в строке знаков. От нулевого кода срабатывает элемент 41 И, сигнал с его выхода пройдет через элемент 42 задержки, элемент 16 ИЛИ, эле- мент 14 задержки на вход коммутатора 12, при этом код количества знаков в следующей строке с шин 22 снова будет введен в счетчик 40 ПКЧ. Кроме того, сигнал с выхода элемента 41 И ПКЧ 6 проходит через элемент 50 ИЛИ на вход счетчика 40 ПКЧ 5 и на вход коммутатора 8, при этом в счетчике 4О ПКЧ 5 вычитаетс  1 , а через коммутатор 8 с шин 17 на вход сумматора 1О проходит код рассто ни  между ис- ходньгми точками знаков по вертикали. Одновременно в сумматор 11 вводитс  код координаты. X по шине ,28. Луч ЭЛТ смещаетс  в исходную точку первого знака следующей знаковой строки. Далее про- цессы повтор ютс  как описано выше до тех пор, пока в счетчике 40 ПКЧ 5 не установитс  код О ... О. Это произойдет в тот момент, когда на экране ЭЛТ будут воспроизведены все знаковые строки . Срабатывает элемент 41 И и с некоторой задерчской на элементе 42 на выходную шину 26 поступит сигнал конец работы. Во втором режиме, когда необходимо разделение знаков- по группам, в БФК 4 по щине 24 поступают коды, определ ющие число знаков в группе по горизонтали и вертикали, и коды рассто ний между группами знаков. Устройство работает , в основном, так же, как и в первом режиме. Дополнительно по СКЗ в счетчик 37 ввод тс  единицы. В момент равенства кодов на выходе счетчика 37 и на шинах 24 срабатывает блок ЗЗ сравнени . По сигналу с его выхода коммутатор 35 -пропускает код рассто - НИИ между группами знаков по горизонтали . Этот код по шинам 55 поступает на элементы 60 ИЛИ коммутатора 9 и далее на входы сумматора 11. Сигнал с выхода блока 33 сравнени , задержанный на элементе 39, устанавливает в исходное нулевое состо ние счетчик 37. По сигналвм с выхода элемента 41 И ПКЧ 6, проход щий через элемент 50 ИЛИ, в счетчик 36 ввод тс  единицы . В момент равенства кодов на выходе счетчика 36 и на шинах 24 сработает блок 32 сравнени . По его сигналу од рассто ни  между группами знаков о вертикали проходит через коммутатор 34, шины 53, элементы 6О ИЛИ коммутатора 8 на входы сумматора 10. Сигна с выхода блока 32 сравнени , задержанный на элеменге 38 эацвржки устанавливает в О счетчик 36. В третьем режиме на шине 20 устанавливаетс  высокий уровень напр жени  на ,шинах 17 к 23 соответственно - коды проекций отрезка линии (вектора) на оси координат УХ и /у . По сигналу Пуск в сумматоры 1О и 11 ввод тс  коды координат исходной точки. Срабатывает элемент 44 И-НЕ и устанавливает триггер 48 в такое состо ние, при котором на его верхнем выходе будет высокий уровень напр жени . Этот уровень поступает на выход ную шину 27 в качест ве сигнала подсвет , на входы дешифратора 3 и управл емого генератора 49 импульсов. В блоке 1 сравнени  вырабатываетс  один из двух сигналов V)( Vy или Vjf Vy . По сигналам с блока 1 сравнени  коммутатор 2 направл ет на вход дешифратора 3 код старших разр дов большей проекции вектора или Vy . 8зависимости от комбинации кода дешифратор 3 выдает на коммутаторы 8, 9и 13 сигнал по одной из шин 52 а,б ,в . . . Сигнал, поступающий по шине 52а, разрешает прохождение кодов Vx и Vy через коммутаторы 8 и 9 без изменений . Все остальные сигналы, поступавшие по шинам 52 б, в . ; ., обеспечивают в коммутаторах 8 и 9 сдвиг кодов на 1 разр д, на 2 разр да и т. д. в сторону младших. Таким образом, по сигналам с дешифратора 3 в коммутаторах 8 и 9 производитс  деление кодов V и Vy на некоторое число п которое может быть равно 1, 2, 4, 8 . . . По сигналу Пуск, задержанному элементом 15, число И проходит через коммутатор 13 и элементы 43 ИЛИ на входы счетчиков 40 ПКЧ 5 и 6, при этом в одном из разр дов каждого счетчика установитс  единичное состо ние. С момента переключени  триггера 4 генератор 49 с некоторой задержкой на чинает выдавать периодическую последо вательность импульсов. Эти импульсы проход т через элементы 50 и 51 ИЛИ иг по шинам 54 и 56 поступают на входы коммутаторов 8 и 9 в качестве сигналов разрешени  выдачи на входы сумм торов 10 и 11 кодов приращений ДУ)С и bVy по шинам 57. Количество выдава емых приращений учитываетс  счетчикам 4 О ПКЧ 5 и 6, которые работают в ре

Claims (2)

1.Авторское свидетельство СССР

№ 551673, кл. Q 06 К 15/20, 1975,

2.Авторское свидетельство СССР по за вке № 2346472/18-24,

кл. G 06 К 15/20, 1977 (прототип).

tr(2d}