SU746549A1

SU746549A1 - Устройство дл цифровой обработки сигналов

Info

Publication number: SU746549A1
Application number: SU782605031A
Authority: SU
Inventors: Юрий Алексеевич Грачев; Елизавета Константиновна Костецкая; Татьяна Николаевна Федоровская
Original assignee: Предприятие П/Я Г-4273
Priority date: 1978-04-06
Filing date: 1978-04-06
Publication date: 1980-07-07

Description

Изобретение относится к вычислительной технике и может быть использовано при спектральной обработке сигналов в реальном масштабе времени.

Известны цифровые устройства, предназначенные для спектральной обработки ⁵сигналов в реальном масштабе времени, содержащие формирователь квадратурных каналов, аналого-цифровые преобразователи, сумматоры, вычитатели, квадраторы, накопители, блок извлечения квадратного корня цифроаналоговый преоб— < разователи, пассивный запоминающий блок [1].

Основным недостатком этих устройств является большой объем аппаратуры й относительно низкое их быстродействие.

, Из известных устройств наиболее близким по технической сущности является устройство, осуществляющее спек* _Μтральную обработку временного ряда и содержащее аналого-цифровой преобразователь, формирователь квадратурных каналов, сумматоры, вычитатели(у множители, накопители, квадраторы, блок извлечения квадратного корня, цифроаналоговые преобразователи.

Недостатком его является значительный объем аппаратуры и относительно низкое быстродействие.

Цель изобретения - сокращение объема аппаратуры и повышение быстродействия.

Поставленная цель достигается тем, что устройство, содержащее аналого-цифровой преобразователь, цифроаналоговый преобразователь, блок умножения, накопитель, запоминающий блок, первый выход которого соединен с первым входом блока умножения, второй вход которого подключен к выходу аналого-цифрового преобразователя, вход которого является входом устройства, а первый выход накопителя соединен с входом цифроаналогового преобразователя, выход которого является выходом устройства, содержит блок вычисления функций, содержащий три регистра, три суммаV·: , - ⁴ 3 тора, два регистра сдвига, элемент 2 И-ИЛИ, блок формирования угла, при этом первый выход первого регистра; подключен к первому входу первого сумматора, выход которого соединен с первым входом первого регистра и первым входом накопителя, первый выход которого подключен ко второму входу первого регистра, второй выход которого соединен со входом первого, регистра сдвига, ^!ю выход которого подключен к первому входу второго сумматора, выход которого соединен с первым входом второго регистра и вторым входом накопителя, второй выход которого подключен ко второму ВХО- 15 ду второго регистра, выходы которого сое-¹дйнены со входами элемента 2 И-ИЛИ, выход которого подключен ко второму входу¹ второго сумматора и входу второго регистра сдвига, выход которого подключен ко второму входу первого сумматора, при этом второй выход запоминающего блока соединен с первым входом третьего сумматора, выход которого соединен с первым входом третьего регистра, выход которого подключен ко вторсн му входу третьего сумматора, а второй вход(Третьего регистра соединен с выходом блока формирования угла.

На фиг. 1 приведена функциональная схема устройства/, цифровой обработки сигналов·на фиг. 2 - функциональная схема блока вычисления функций.

В состав устройства входят аналогоцифровой преобразователь 1, блок 2 умножения, блок 3 вычисления функций, накопитель 4, цифроаналоговый преобразователь 5, запоминающий блок 6, три регистра 7, три сумматора 8, два регистра 9 сдвига, элемент 10 2И-ИЛИ, блок 11 формирования угла.

Устройство работает следующим образом.

С выхода аналогоцифрового преобразователя 1 входная информация (код выборки) X (**ч Т ) поступает на один из входов блока умножения 2, на второй вход которого в это же время поступает с выхода запоминающего блока 6 значение огибающей импульсной реакции реализуемого фильтра h (τη Т ) .

Результат с выхода блока 2 умножения ф.(тТ).г»(rnl)3 (взвешенное значение кода выборки) поступает на первый вход блока 3 вычисления функций. На третий вход этого же блока поступает из залог, минающего блока 6 значение circtg·'!'¹(j -номер итерации, выполняемой в био-

746549 4 ке За вычисления функций, зависящий от заданной точности). Блок вычисления 3 функций на первом этапе работает по алгоритму Волдера в режиме поворота осей координат. При этом по значению угла, определяемого, круговой частотой настройки η -го фильтра ц)_п . вычисляемому в блоке 11 формирования угла, и по взвешенному значению кода ι выборки на выходе блока 3 вычисления функций получаются следующие значения; на первом выходе - к(спТ) •h^m'Tycoslmu»·)) на втором выходе -хСтТУ^тту^^ц^у С выходов блока 3 вычисления функций полученная информация поступает на входы накопителя 4. В блоке 11 формирования угла к этому моменту вычисляется новое значение гп Т (для другого фильтра Пд ), по которому вновь в 20 блоке 3 вычисления функций вычиплякп-ея значения косинусной и синусной составляющих для этого фильтра. После получения данных для всех фильтров для одного значения выборки операции повторяет>25 ся для всех фильтров по всем выборкам аналогично описанной выше. После (п-т) тактов в накопителе 4 находятся накопленные η значений для косинусной и для синусной составляющих сигнала А(п) и В (п) ^А (^гт‘^Т)^,со'⁵(^тТси_кУ, xfrnTYhimiysinirnTu? λ fn«O ' К J·

После этого выполняется операция детектирования, т. е. вычисления корня квадратного из суммы квадратов составляющих сигнала на выходе каждого фильтра ,

Эта операция выполняется в блоке 3 вычисления функций. Для этого информация (значения Л(п) и В(п) ) с выходов накопителя 4 поступает на первый и второй входы блока 3 вычисления функций (на входы первого й второго регистров 7 соответственно). Блок 3 вычисления функции работает по алгоритму Волдера в режиме от прямоугольных координат к полярным, что позволяет вычислить корень квадратный из суммы квадратов двух составляющих сигнала. Результат вычисления S (п) с первого выхода блока вычисления функций (т. е. с выхода первого сумматора 8) поступает на вход

I ·

74 цифроаналогового преобразователя 5 через накопитель 4.

Применение предложенного изобретения позволит значительно сократить annaV ратурный объем устройства.

Claims

(54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ОБРАБОТКИ Изобретение относитс к вычислительной технике и может быть использовано при спектральной обработке сигналов в реальном масштабе времени. Известны цифровые устройства, предназначенные дл спектральной обработки сигналов в реальном масштабе времени, содержащие формирователь квадратурных каналов, аналого-цифровые преобразователи , сумматоры, вычитатели, квадраторы , накопители, блок извлечени квад ратного корн цифроаналоговый преоб-f разователи, пассивный запоминающий блок |l. Основным недостатком этих устрсэйств вл етс большой объем аппаратуры и относительно низкое их бьютродействие. Из известных устройств наиболее близким по технической сущности вл ет, с устройство, осуществл ющее спек тральную обработку временного р да и содержащее аналого-цифровой npeo6paat (Ваталь, формирователь квадратурных кана лов, сумматоры, вычитатели умно сите и. СИГНАЛОВ накопители, квадраторы, блок извлечени квадратного корн , цифроаналоговые преобразователи. Недостатком его вл етс значитапь-, ный объем аппаратуры и относительно низкое быстродействие. Цель изобретени - сокращение объема аппаратуры и повышение быст|Х дейс1 ви . Поставленна цель достигаетс тем, что устройство, содержащее аналого-цифровой преобразователь, цифроаналоговый преобразователь, блок умножени , накопитель , запоминающий блок, первый выход которого соединен с первым входом блока умножени , второй вход которого подключен к выходу аналого-цифрового преобразовател , вход которого вл етс аходом устройства, а первый выход накопител соединен с входом дифроащалогового преобразовател , выход которого вл етс вьсСодом устройства , содержит блок вычислени функций, содержащий три регистра, три сумматфа , два регистра сдвига, элемент 2 И-ИЛИ, блок формировани угла, при этом первый выход первого регистра,: подключен к первому аходу первого сумматора , выход которого соединен с первым входом первого регистра и первым входом накопител , первый выход которого подключен ко второму входу первого регистра, второй вьсход которого сое дийен со входом первого, регистра сдвига вьрсод которого подключен к первому входу второго сумматора, выход которого со динен с первым входом второго регистра и вторым входом накопител , второй которого подключен ко второму входу второго регистра, выходы которого со дйнены со входами элемента 2 И-ИЛИ, выход которого подключен ко второму входу второго сумматора и входу второго регистра сдвига, выход которого подключей ко второму входу первого сумматора , при этом второй выход запоминающего блока соединен с первым входом третьего сумматора, выход которого сое динен с первым входом третьего регист ра, выход которого подключен ко второ му входу третьего сумматора, а второй вход,третьего регистра соединен с выходом блока формировани угла. На фиг. 1 приведена функциональна схема устройства;, цифровой обработки сигналов на фиг. 2 - функциональна схема блока вычислени функций. В состав устройства вход т .аналогоцифровой преобразователь 1, блок 2 умножени , блок 3 вычислени функций, накопитель 4, цифроаналоговый преобразователь 5, запоминающий блок 6, тр регистра 7, три сумматора 8, два регистра 9 сдвига, элемент 10 2И-ИЛИ, блок И формировани угла. . Устройство работает следующим образом . С выхода аналогоцифрового преобразо вател 1 входна информаци (код выборки ) X(f ) поступает на один из входов блока умножени 2, на второй вход которого и это же врем поступает с выхода запоминающего блока б значение огибающей импульсной реакции реала зуемого фильтра h (гп Т ) . Результат с выхода блока 2 умножени (mT).h(mT)3 (взвешенное значение кода выборки) поступает на первый вход блока 3 вычислени функций. На третий вход этого же блока поступает из запог мннающего блока 6 значение o(rclgi :(j -цюмер итерации, выполн емой в бло746549 ке 3, вычислени функций, завис щий от заданной точности). Блок вычислени 3 функций на первом этапе работает по алгоритму Вопдера в поворота осей координат. При этом по значению угла, определ емого, круговой частотой настройки г -го фильтра сО . вычисл емому в блоке Ц формировани угла, и по взвешенному значению кода выборки на выходе блока 3 вычислени функций получаютс следующие значени : на первом выходе - к(гоТ)-ь(тТ)-со«,() на втором выходе -X(mTVh(mT).4ir,{miOfc.l). С вьаодов блока 3 вычислени функций полученна информаци поступает на входы накопител 4. В блоке 11 формировани угла к этому моменту вычнс етс новое значение m Т (дл другого фильтра п ), по которому вновь в блоке 3 вычислени функций вычисл ютс значени косинусной и синусной составл юышх дл этого фильтра. После получени данных дл всех фильтров дл одного значени выборки операци повтор ет с дл всех фильтров по всем выборкам аналогично описанной вьшхе. После (п-гт) тактов в накопителе 4 наход тс накопле Еые п значений дл косинусней и дл синусной составл ющих сигнала А(п) и В (rt): () B(n)-S x(mTyh(mT).sin(mTcx После этого выполн етс операдв детектировани , т. е. вычислени квадратного из суммы квадратов составл юиих сигнала на выходе каждого фнльлгра i((n)e() Эта операци вьтолн етс в блоке 3 вычислени функций. Дл этого информгнци (значени Аф) и В(п) ) с выходов накопител 4 поступает на первый и второй входы блока 3 вычислени функций (на входы пёрвогх и второго регистров 7 соответственно). Блок 3 вьгаислени функции работает по алгоритму Вопдера в режиме от пр моугопьньк координат к пол рным, что позвол ет вычислить корень квадратный изсуммы квадратов двух составл ющих сигнала. Результат вычислени & (п) с первого выхода блока вычислени функций (т. е. с выхода первого сумматора 8) поступйвт на вход цвфроаналогового преобразовател 5 чЪ реа накопитель 4, Применение предложенного нзобрет&ни позволит значительно сократить аппа ратурный объем устройства. Формула изобретени Устройство дл цифровой обработки с гнапов, содержащее аналогрци1{ ровой преобразователь, дифроаналоговый преобразователь , блок умножени , накопитель , запомннаюпшй блок, первый выход которого соединен с первым входом бло ка умножени , второй вход которого подключен к выходу аналого-цифрового преобразовател , вход которого вл ет с входом устройства, а первый выход накопител соединен со входом цифроаналогового преобразовател , выход вл етс выходом устройства, отлнчающеес тем, что, с целью сокращени объема аппаратуры н повышени быстродействи оно садержнт блок вычислени функций, содержа;0ш4 Т1Ж регистра, три сумматора, два регистра сдвига, элемент 2 И-ИЛИ, блок формйрсдаани угла при этом первый выход первого регистра подключен к первому взсоду первого сумматора, вы ход которого соединен с входом nepBptx) регистра и первым входом иако п те , первый выход которого подключен ко второму входу первого регистра, второй выход которого соединен со входом первого регистра сдвига, выход которого подключен к первому входу второго сумматора, выход которого соединен с первым входом второго регистра и вторым входом накопител , второй выход которого подключен ко второму входу второго регистра, выходы которого соединены со входами элемента . 2 И-ИЛИ, выход которого подключен ко второму входу второго сумматора и входу регистра сдвига, выход которого подключен ко второму вхсаду первого сумматора, ври этом второй выход запоминающего блока соединен с первым входом третьего сумматора, выход соединен с входс л третьего регистра, выход которого подключен ко второму входу третьего . сумматора, а второй вход третьего регистра соединен с выходом блока формировани yivia. Источники информации, прин тые во вшивание при экспертизе 1,Авторское свидетельство СССР № 428389, кп. Q 06 F 13/136, 1975. 2,Авторское -свидетельство tAA-.r№ 492881, кл. л ОБ F 15/36, 19-75 (прототип).

746549

//

d