Claims (1)
Дл этого В устройство передачи данных . Содержащее последовательно соединенные блок сопр жени , блок управлени , первый ключ, регистр сдвига, кодек, второй ключ и блок синхронизации, выход ко тброго пЬДкШб ёТй к ёхбду шифратора и к вторым входам кодека, регистра сдвига и блока управлений, а через дешифраторк третьему вхоДу блока управлени вто745002 рой Ьыход которого подключен к входам первого и второго элементов И, второму второго ключа и третьем у входу кодека, другой выход Которого подключен к четвертому входу блока управлени , третий выход которого подключен к другому аходу шифратора, выход которого поключен к третьему входу регистра сдвига,другой выход iKOTOporo подключен к Другому входу второго :элементаИ,прйчем выход первого элемента И подключен к четвертому входу регистра сдви-та;в-К ход которого подключен к третьему входу второго ключа и к второму входу дешифратора , третий и четвертый входы которого соединены соответственно с первь.м вертым выходами блока управлени , п -. Тый выход которого через блок сопр жени Соединен с входом третьего ключа, а четвертого ключа подключен к входу блока сопр жени , при этом другие вход и выход блока синхронизации соединены с преобразователем сдвигов, введены буферный регистр и формирователь сигналов, входы ко торого Соответственно соединены с вторыми выходами блока сопр жени и блокЭ управлени , а выход формировател сигналив подключен к другому входу третьего ключа и входу четвертого ключа, другой вход которого соединен с выходом буфер .ногорегистра, входы которого соединены ссоответственно с выходами третьего ключа и второго элемента И, а другой выход буферного регистра подключен к другому входу первого элемента И. -На фиг. 1 изображена структурна элек рическа схема предложенного устройства; на фиг. 2 - в эеменныё диаграммы. Устройство передачи данных содержит блок сопр жени 1, блок управлени 2, ключи 3, 4, 5, 6, регистр 7 сдвига, кодек 8, блок синхронизации 9, шифратор 10 дешифратор 11, элементы И 12, 13, преобразователь 14 сдвигов, буферный регистр 15 и формирователь 16 сигналов. Предложенное устройство работает еледующим образом.. . В случае отсутстви опорных сигналов из многопунктовых каналов св зи (от абонентской станции АС) блок управлени 2 через шифратор 10 передает в регистр 7 коды синхронизации и служебный код опро са, которые через ключ 4 поступают в блок синхронизещии 9, который синхронизирует сформированное служебное сообще- IWcVaSToSiMH HMnynbcaNfH передачи. Затем сообщение передаетс в преобразователь 14, где преобразуетс в, частотномодулированные сигналы и выдаетс в канал св зи. Блок управлени 2 переводит устройство в состо ние приема ответа от .абонента. От абонента по каналу св зи поступают коды синхронизации и код состо ни абонента (наличи или отсутстви информации , исходное состо ние, аварийный режим и т.д.). Прин тое из канала св зи Сообщение преобразуетс из частотно-модулированных сигналов в двоичнук) после-, довательность, затем поступает в блок синхронизации 9, где по фронтам элементов кода происходит подстройка фаз прие щ .х тактовых импульсов, под принимаемое сообщение, далее через ключ 3 заноситс в регистр 7 и дешифрируетс дешифратором 11. Выделенный дешифратором 11 признак состо ни абонента передаетс через блок управлени 2 и блок сопр жени 1 на АС.. Блок управлени 2 переключает ycTpoitство в состо ние приема-передачи служебного . Сообщени от абонентской станции (АС) и передачи его в канал св зи к абоненту . Получив служебное сообщение, або ,нент начинает передавать информацию. Из регистра 7 информаци по импульсам 2 (конец байта), (фиг. 2), вырабатываемым формирователем 16, через элемент И 13 записываетс в буферный регистр 15, с которого информаци через ключ 6 по сигналам импульса перезаписи е, з, формируемого формирователем 16, перезаписываетс в блсж сопр жени 1 и далее передаетс на АС. Формирователь 16 начинает формировать импульсы перезаписи е с момента по влени с блока сопр жени 1 сигнала на .передачу информации от абонента на АС. С блока синхронизации 9 на формирователь 16 поступают импульсы а, по которым формирователь 16 формирует сигц , g ф, 2). При этом, если опорйые сигналы д от АС поступ т в момент наличи д, то передача .информации от абонента, занесенна в буферный ре7ис-ф157бу т проюходить по импульсам б, если же опорные сигналы ж постуй в момент отсутстви импульса в, то передача информации начнетс по импульсам г. При передаче информации от АС к абоненту информаци из блока сопр жени 1 через ключ 5 записываетс , в буферный регистр 15, с которого по импульсам г или импульсам б через элемент И 12 переписьгваетс в регистр 7 и далее через ключ 4, блок синхронизации 9, преобразователь 14 передаетс в канал св зи: к абоненту. 57 Таким образом, введение буферного регистра 15 и формировател 16, выра- батывающего импульсы, по которым происход т синфазирование опорных, сигналов от АС и импульсов канала св зи от або-. вента, позвол ет быстро и надежно прсьизводить прием и передачу информации .р обоих направлени х. Формула изобре те н и Устройство передачи данных, содержащее последовательно соединенные блок сопр жени , блок управлени , первый ключ, регистр сдвига, кодек, второй ключ и блок синхронизации, выход которого подключён к входу шифратора и к вторым входам кодека , регистра сдвига и блока управлени , а через дешифратор - к третьему входу блока управлени , второй выход которого подключен к входам первого и второго эле ментов И, второму входу второго ключа и третьему входу кодека, другой выход которого подключен к четвертому входу блока управлени , третий выход которого подключен к другому входу шифратора, выход крторс го подключен к третьему входу регистра сдвига, другой выход которого подключен к другому входу второго элемента И, причем выход первого элемента И 02 подключен к четвертому входу регкс-фа сдвига, выход которого подключен ij -фетьеМУ входу второго ключа и к второму )3«О ду дешифратора, третий и четвертый акоды которого соединены соответствеико с пер вым и четвертым выходами блока управлени , п тый выход которого через блок сопр жени соединен с входом третьего , а выход четвертого ключа подк оочек к входу блока сопр жени , при этом ФУгие вход и выход блока синхронизации соединены с преобразователем сдвигов, отличающеес тем,, что, с целью повышени скорости передачи информации, введены буферный регистр и формирователь сигналов, входы которого соответственно Соединены с вторыми выходами блока сопр жени и блока управлени , а выход формировател сигналов подключен к другому входу третьего ключа и входу четвертого ключа, другой вход которого соединен с выходом буферного регистра, входы которого соединены соответственно с выходами третьего ключа и второго элемента И, а другой выход буферного регистра подклю ен к другому входу первого элемента И. Источники информации, прин тые во внимание при экспертизе . 1. Авторское свидетельство СССР № 449344, кл. G Об F 9/ОО, 197О (прототип). п п п п п V-i iTSMIJjTrt.. For this, the data transfer device. Containing a serially connected interface block, control block, first key, shift register, codec, second key and synchronization block, output to a coder to the encoder and to the second inputs of the codec, shift register and control block, and through the decoder to the third input of the block control unit 745002, the output of which is connected to the inputs of the first and second elements, the second of the second key and the third at the input of the codec, the other output of which is connected to the fourth input of the control unit, the third output of which is connected to another ax for the encoder, the output of which is connected to the third input of the shift register, another output of iKOTOporo is connected to the other input of the second: element I, the output of the first element I is connected to the fourth input of the shift register; in-To which is connected to the third input of the second key and the second input of the decoder, the third and fourth inputs of which are connected respectively to the first one by the twisted outputs of the control unit, n -. The output of which is connected through the interface block to the input of the third key, and the fourth key is connected to the input of the interface block, while the other input and output of the synchronization unit are connected to the shift transducer, the buffer register and signal conditioner are entered, the inputs of which are respectively connected to the second the outputs of the interface unit and the control unit, and the output of the driver is connected to another input of the third key and the input of the fourth key, the other input of which is connected to the output of the register buffer whose inputs c respectively connected to outputs of the third switch and the second AND gate, and the other output buffer register connected to another input of the first element -At I. FIG. 1 shows a structural electrical circuit of the proposed device; in fig. 2 - in the diagrams. The data transmission device contains a interface unit 1, a control unit 2, keys 3, 4, 5, 6, shift register 7, codec 8, synchronization unit 9, encoder 10 decoder 11, elements 12 and 13, shift converter 14, buffer register 15 and shaper 16 signals. The proposed device works in the following way ... In the absence of reference signals from the multipoint communication channels (from the subscriber station AC), the control unit 2 transmits the synchronization codes and the service override code to the register 7 to the register 7, which through the key 4 arrive at the synchronizer unit 9, which synchronizes the generated service message IWcVaSToSiMH HMnynbcaNfH Transmission. The message is then transmitted to converter 14, where it is converted to frequency modulated signals and output to a communication channel. The control unit 2 puts the device in the state of receiving a response from the subscriber. From the subscriber, the synchronization codes and the subscriber status code (presence or absence of information, initial state, emergency mode, etc.) are received via the communication channel. The message received from the communication channel is transformed from frequency-modulated signals into a binary sequence, then enters the synchronization unit 9, where along the edges of the code elements there is an adjustment of the phases of the received clock pulses to the received message 3 is entered into register 7 and is decoded by the decoder 11. The subscriber's status mark selected by the decoder 11 is transmitted through the control unit 2 and the interface unit 1 to the AC. The control unit 2 switches the ycTpoity to the receive-receive state. Messages from the subscriber station (AS) and its transfer to the subscriber in the communication channel. Having received the service message, abo, the nent begins to transmit information. From register 7, information on pulses 2 (end of byte), (FIG. 2) produced by shaper 16, through element 13 is written to buffer register 15, from which information through key 6 on signals of rewriting pulse e, 3, generated by shaper 16, is rewritten into bleed pairing 1 and then transmitted to the AC. Shaper 16 begins generating rewriting pulses e from the moment it appears from the interface 1 block of the signal to transmit information from the subscriber to the speaker. From the synchronization unit 9, the shaper 16 receives impulses a, through which the shaper 16 forms sigts, g f, 2). At the same time, if the support signals d from the AU come at the moment of presence of d, then the transmission of information from the subscriber is entered into the buffer re7is-f157b and pass through the pulses b, but if the reference signals are in the moment of no pulse c, then the information is transmitted will start on g pulses. When transmitting information from the AC to the subscriber, information from the interface block 1 via key 5 is written to the buffer register 15, from which on g pulses or pulses b through element 12 translates into register 7 and then through key 4, sync block 9, convert s 14 is transmitted to the communication channel: the subscriber. 57 Thus, the introduction of a buffer register 15 and a driver 16, which generates pulses, by which the reference signals are in phase, signals from AC and communication channel pulses from abo-. This device allows you to quickly and reliably transmit and receive information on both directions. Formula of the invention. A data transmission device comprising a serially connected interface unit, a control unit, a first key, a shift register, a codec, a second key and a synchronization unit whose output is connected to the input of the encoder and to the second inputs of the codec, shift register and control unit and through the decoder to the third input of the control unit, the second output of which is connected to the inputs of the first and second elements AND, the second input of the second key and the third input of the codec, the other output of which is connected to the fourth input of the control unit events, the third output of which is connected to another input of the encoder, the output of the capacitor is connected to the third input of the shift register, another output of which is connected to another input of the second element I, and the output of the first element I 02 is connected to the fourth input of the regx-fa shift, the output of which is connected ij - network of the second key and the second) 3 "About the decoder, the third and fourth codes of which are connected to the first and fourth outputs of the control unit, the fifth output of which is connected to the input of the third, and the output of the fourth key to the gate to the input of the interface block, while the FUGE input and output of the synchronization block are connected to a shift converter, characterized in that, in order to increase the information transfer rate, a buffer register and a driver are inputted, the inputs of which are respectively connected to the second outputs of the interface unit and the control unit, and the output of the signal conditioner is connected to another input of the third key and the input of the fourth key, the other input of which is connected to the output of the buffer register, whose inputs they are connected respectively to the outputs of the third key and the second element I, and the other output of the buffer register is connected to another input of the first element I. Sources of information taken into account in the examination. 1. USSR author's certificate No. 449344, cl. G About F 9 / OO, 197O (prototype). p n p p p V-i iTSMIJjTrt ..
у -::- У:::,:..,Г JI1 п п -.п п п п пy - :: - U :::,: .., G JI1 pn-pn p p p p