SU743166A1 - Delay device - Google Patents
Delay device Download PDFInfo
- Publication number
- SU743166A1 SU743166A1 SU772520522A SU2520522A SU743166A1 SU 743166 A1 SU743166 A1 SU 743166A1 SU 772520522 A SU772520522 A SU 772520522A SU 2520522 A SU2520522 A SU 2520522A SU 743166 A1 SU743166 A1 SU 743166A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- operational amplifier
- input
- delay device
- resistors
- inverting input
- Prior art date
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Treatment Of Water By Oxidation Or Reduction (AREA)
- Micromachines (AREA)
Description
Изобретение относитс к радиотехнике и может использоватьс в устройствах обработки и фильтрации сигналов. Известно устройство задержки, содержащее операционный усилитель и два резистора , первый из которых включен в цепи отрииательной обратной св зи ционного усилител , а второй - между входом устройства задержки и инвертирующим входом операционного усилител m Однако это устройство имеет неравномерную €1мплитудно-частотную характерис тику. Цель изобретени - получение равномерной амплитудно-частотной характеристики . Дл этого в устройство задержки, содержащее операционный усилитель и; два . резистора, первый из которых включен в цепи отрицательной обратной св зи операционного усилител , а второй - между вхо дом устройства задержки и инвертирующим входом операционного усилител , между входом устройства задержки и неинвертирующим входом операционного усилител включен синхронный фильтр. На чертеже изображена принципиальна схема предложенного устройства задержки. Устройство задержки содержит операционный усилитель 1, первый 2 и второй 3 резисторы и синхронный фильтр 4. Устройство работает следующим образом . Напр жение входного сигнала подаетс на инвертирующий вход операционного усилител 1 через делитель, состчэ ший из первого 2 и второго 3 резисторов. Одновременно входной сигнал подаетс на вход синхронного фильтра 4, с выхода которого он поступает на инвертирующий вход операционного усилител 1, который вьшолн ет роль вычитающего устройства. Напр жение на его выходе равно разности двух напр жений: частхэтно-независимого напр жени входного сигнала, поступающего на инвертирующий вход, и частотно-оависимого напр жени с выхода синхронного фильтра 4. Вычитание напр жений происходитThe invention relates to radio engineering and can be used in signal processing and filtering devices. A delay device is known that contains an operational amplifier and two resistors, the first of which is connected to the negative feedback amplifier and the second between the input of the delay device and the inverting input of the operational amplifier m. However, this device has an uneven frequency response. The purpose of the invention is to obtain a uniform amplitude-frequency response. For this, a delay device comprising an operational amplifier and; two . a resistor, the first of which is included in the negative feedback circuit of the operational amplifier, and the second between the input of the delay device and the inverting input of the operational amplifier, between the input of the delay device and the non-inverting input of the operational amplifier, a synchronous filter is turned on. The drawing shows a schematic diagram of the proposed delay device. The delay device contains an operational amplifier 1, the first 2 and second 3 resistors and the synchronous filter 4. The device operates as follows. The input voltage is applied to the inverting input of opamp 1 through a divider consisting of the first 2 and second 3 resistors. At the same time, the input signal is fed to the input of the synchronous filter 4, from the output of which it is fed to the inverting input of the operational amplifier 1, which plays the role of a subtractor. The voltage at its output is equal to the difference of two voltages: the part of the atheto-independent voltage of the input signal to the inverting input, and the frequency-dependent voltage from the output of the synchronous filter 4. Voltage subtraction occurs
с весовыми коэффииионтами, завис щими от параметров схемы, )ициоита передачи CKHxpoJmoro фильтра 4 и отношени сопротивлений первого 2 и 3 резисторов . На центральной ч стоте полосьгwith weight coefficients depending on the parameters of the circuit, itzoitoite transfer CKHxpoJmoro filter 4 and the ratio of the resistances of the first 2 and 3 resistors. On the central part
пропускшш синхроююго фильтра 4 напр5вжение иа его выходе максимально, а его фазовый сдвиг равен нулю. При отклонетш частоты от центральной,амплитуда нагф {жени на выходе синхронного фильтра уменьшаетс , а его фаза станов1ггс отличной от нул , при этом измен етс фаза напр жени на выходе устройства задержки . При подборе сопротивлений первого 2 второго 3 резисторов можно добитьс равномерности амплитудно-частотной характеристики устройства .the pass of the sync circuit filter 4 is the maximum voltage of its output, and its phase shift is zero. When the frequency deviates from the central one, the amplitude of the nfp {output at the output of the synchronous filter decreases, and its phase becomes 1ggs nonzero, while the phase of the voltage at the output of the delay device changes. When selecting the resistances of the first 2 second 3 resistors, it is possible to achieve uniformity of the amplitude-frequency characteristic of the device.
Предложенное устройство задерчски имеет равномерную амплитудно-частотную характеристику .The proposed device zaderchski has a uniform amplitude-frequency characteristic.
ормула изобретени formula of invention
Устройство задержки, содержащее операционный усилитель и два резистора, первый из которых включен в цепи отрицательной обратной св зи операционного усилител , а второй - между входом устройства задержки и инвертирующим входом операционного усилител , отличающ е е с тем, что, с целью получени равномерной амплитудно-частотной характеристики , между входом операционного усилител включен синхронный фильтр.A delay device containing an operational amplifier and two resistors, the first of which is included in the negative feedback circuit of the operational amplifier, and the second between the input of the delay device and the inverting input of the operational amplifier, which is different in order to obtain a uniform amplitude frequency response, between the input of the operational amplifier included a synchronous filter.
Источники информации,Information sources,
прин тые во внимание при экспертизеtaken into account in the examination
1. Авторское свидетельство СССР № 39O6S6, кп. Н 03 Н 7/18, 1971 {прототип),1. USSR author's certificate No. 39O6S6, kp. H 03 H 7/18, 1971 {prototype),
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772520522A SU743166A1 (en) | 1977-09-05 | 1977-09-05 | Delay device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772520522A SU743166A1 (en) | 1977-09-05 | 1977-09-05 | Delay device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU743166A1 true SU743166A1 (en) | 1980-06-25 |
Family
ID=20723373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU772520522A SU743166A1 (en) | 1977-09-05 | 1977-09-05 | Delay device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU743166A1 (en) |
-
1977
- 1977-09-05 SU SU772520522A patent/SU743166A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4415862A (en) | Pulse width modulation amplifier | |
| JPS5639606A (en) | Self-excited type d-class amplifier | |
| SU743166A1 (en) | Delay device | |
| US4029972A (en) | Ramping circuit | |
| US4210874A (en) | Gain control amplifier circuit | |
| US3983504A (en) | Active filter | |
| JPS5444176A (en) | Tilt signal generating circuit | |
| SU1023345A1 (en) | Averaging device | |
| SU1325374A1 (en) | Device for automatic measurement of frequency deviation | |
| JPH051133Y2 (en) | ||
| SU669358A1 (en) | Adjustable transfer ratio amplifier | |
| SU1042161A1 (en) | Active rc-filter | |
| SU964978A1 (en) | Active rc-phase circuit | |
| SU568952A1 (en) | Device for repeated differentiation of analogue signals | |
| JPS5481760A (en) | Audio amplifier | |
| SU531250A1 (en) | Variable Gain Amplifier | |
| SU1667222A1 (en) | Controlled phase shifter | |
| FR2331912A1 (en) | Active bandpass filter of second order - with independently controlled parameters for modulated telephone signals | |
| JPS5478053A (en) | Filter circuit | |
| SU866703A1 (en) | Selective rc-amplifying device | |
| SU1083203A1 (en) | Dividing device | |
| SU746312A1 (en) | Complex-shape voltage linear converter | |
| SU1257824A1 (en) | Pulsed frequency multiplier | |
| RU2313797C1 (en) | Arrangement for measuring of accelerations | |
| JPS5552608A (en) | Frequency modulation detector circuit |