SU742969A1 - Устройство дл вычислени свертки функций - Google Patents

Description

Изобретение относится к специали|эированной вычислительной технике и может быть использовано в радиотехнике, связи, радиоавтоматике, из- g мерительной технике,радионавигации, радиолокации, гидролокации, радиоуправлении, диагностической аппаратуре, авторегулировании, автоконтроле и других областях для вычисления свертки функций и корреляционного анализа принимаемых известных и неизвестных сигналов и измерения их параметров и характеристик', а также · для обнаружения и опознавания сигналов и источников их излучения.

Известно устройство для корреляционного анализа, содержащее аналогоцифровой преобразователь, линии задержки, блоки умножения и блоки ус- „ реднения [1].

Недостатком устройства является сложность аналого-цифровых блоков умножения и необходимость многоканальной линии задержки. «

Известно также устройство для вычисления свертки функций, содержащее функционально связанные между собой масштабный блок, блок управления, генератор импульсов, блок преобразования частоты, линии задержки, блоки умножения, распределитель импульсов, блоки памяти по числу блоков умножения, рециркуляторы и интегратор [2].

Недостатком известного устройства является неинвариантность к времени прихода сигналов, а также невозможность вычисления корреляционных функций общего вида.

Цель изобретения - расширение функциональных возможностей путем вычисления корреляцйонных функций.

Для достижения указанной цели в устройство для вычисления свертки функций, содержащее масштабный блок, первый и второй входы которого являются соответствующими входами устройства, а первый выход соединен со входом первой линии задержки с последовательно соединенными ячейками памяти, блок управления, первый выход которого соединен со входом генератора импульсов, первый выход которого подключен к управляющим входам ячеек памяти первой линии задержки, распределитель импульсов, блок умножения, первый сумматор, выход которого соединен с первым входом блока преобразо3 вания частоты, введены генератор тактовых импульсов, четыре линии задержки с последовательно соединенными ячейками памяти, три блока ключей, два сумматора, два интегратора, четыре ключа, дополнительный распределитель импульсов и три переключателя, при этом информационные входы первого блока ключей соединены с выходами соответствующих ячеек первой линии задержки, а управляющие входа - со вторым выходом блока управ-’“ лёния, третий и четвертый выходы которого подключены соответственно ко входу генератора тактовых импульсов и к третьему входу масштабного блока, второй выход которого соеди- 15 йен с первым входом блока преобразования частоты, первый и третий выходы Масштабного блока подключены соответственно к неподвижным контактам соответственно первого и второго 20 переключателей, подвижные контакты которых подключены соответственно к выходу второй и ко входу третьей линйи задержки, ко входу четвертой линии задержки и к подвижному контакту третьего переключателя, первый и второй неподвижные контакты которого соединены соответственно с вы-, ходом первой и пятой линий задержки, вход последней подключен к третьему вцходу масштабного блока; выходы генератора тактовых импульсов соединены соответственно со входом распределителя импульсов и со вторым входом генератора импульсов, второй выход . которого подключен к управляющим входам ячеек четвертой и пятой линий задержки, выходы первого, второго и третьего блока ключей соединены с соответствующими входами ячеек второй линии задержки, второго сумматора и с соответствующими входами третьего сумматора, выходы распределителя импульсов подключены к соответствующим управляющим входам второго и третьего блоков ключей, информационные входы которых соединены с выходами соответствующих ячеек третьей и четвертой линий задержки, выходы второго и третьего сумматора подключены к соответствующим входам биона умножения, выход которого сое- ^: дйнен с информационными входами первого и второго ключей, выходы которых подключены соответственно ко' входам первого и второго интеграторов, выходы которых соединены с информационными входами соответственно третьего и четвертого ключей, выходы которых подключены соответственно к первому, и второму входам первого сумматора;, управляющие входы ключей и интеграторов соединены с соответствующими выходами дополнительного распределителя импульсов, вход которого соединен с последним выходом распределителя импульсов.

На чертеже приведена структурная 'схема предлагаемого устройства.

Устройство содержит соединенные последовательно масштабный блок 1, входы которого являются входами устройства, линию 2 задержки, состоящую из последовательно соединенных ячеек памяти, выход каждой из которых является выходом линии задержки и соединен со входом последующей ячейки памяти, блок 3 аналоговых ключей, у которых сигнальные входы являются сигнальными входами блока и подключены в прямом порядке к соответствующим выходам линии 2 задержки, выходы являются выходами блока, а управляющие входы соединены вместе и образуют управляющий вход блока, линию 4 задержки, состоящую из последовательно соединенных ячеек памяти, выход каждой из которых является входом линии задержки и соединен со входом последующей ячейки памяти, и подключенную своими входами в обратном порядке к выходам третьего блока 3 аналоговых ключей, линию 5 задержки, состоящую из последовательно соединенных ячеек памяти, выход каждой из которых является выходом линии задержки и соединен со входом последующей ячейки памяти, первый блок 6 аналоговых ключей, у которых сигнальные входы являются входами блока и соединены в прямом порядке с выходами первой линии .5 задержки, управляющие входа являются управляющими входами блока, а выходы - выходами блока, сумматор 7, блок 8 умножения, аналоговый ключ 9^, инте.гратор 10 со схемой сброса, аналоговый ключ 9<2.', сумматор 11, выход которого является первым выходом устройства, и блок 12 преобразования частоты, у которого выход является вторым выходом устройства, а дополнительный вход соединен с дополнительным выходом масштабного блока 1, соединенные последовательно линию 13 задержки, подключенную входом к второму выходу масштабного блока 1 и состоящую из последовательно > соединенных ячеек памяти, выход каждой из которых соединен со входом последующей ячейки памяти, второй переключатель П 2, линию 14 задержки, состоящую из последовательно соединенных ячеек памяти, выход каждой из которых является выходом линии задержки и соединен со входом последующей ячейки памяти, блок 15 аналоговых ключей, у которых сигнальные входы являются сигнальными входами блока и подключены в обратной порядке к выходам второй линии 14 задержки, управляющие . входы являются управляющими входами,а выходы - выходами блока,и сумматор 16,выход которого соединен со вторым входом блока 8 умножения,последовательно соеди ненные третий аналоговый ключ 17,сигнальный вход которого соединен с сигнальным входом первого аналогового ключа 9^ и подключен к выходу блока 8 умножения, интегратор 18 со схемой сброса и аналоговый ключ 5 19, выход которого соединен со вторым входом сумматора 11, последовательно соединенный блок 20 управления, · у которого дополнительный выход соединен с дополнительным входом масштаб-⁴0 ного блока 1, а третий выход - с управляющим входом блока 3 аналоговых ключей, генератор 21 тактовых импульсов и распределитель 22 импульсов последовательного действия, выходы 15 которого подключены к соответствующим попарно соединенным управляющим входам первого и второго блоков 6 и 15 аналоговых ключей, генератор импульсов, у которого вход соеди- jq нен со вторым выходом блока 20 управления, дополнительный вход - с дополнительным выходом генератора 21 тактовых импульсов, первые выходы подключены к управляющим входам каждой ячейки памяти линии 5, 2 и 4 задержки, а вторые выходы - к управляющим входам каждой ячейки памяти линий 13 и 14 задержки, дополнительный распределитель 24 импульсов управления, у которого вход соеди- ^0 нен с последними управляющими входами блоков 6 и 15 аналоговых ключей и подключен к последнему выходу распределителя 22 импульсов, а соответствующие выходы подсоединены к 35 управляющим входам аналоговых ключей 9₄, 9₂, 17 и 19 и интеграторов 10 и 18 со схемами сброса, первый переключатель Π 1, соединяющий вход линии 5 задержки с первым выходом 40 масштабного блока 1, переключатель

П 2, соединяющий вход линии 14 задерж ки через первое положение с выходом пятой линии 13 задержки и через второе положение - с выходом третьей 45 линии 2 задержки, и третий переключатель П 3, соединяющий вход второй линии 14 задержки со вторым выходом масштабного блока 1.

Масштабный блок 1 состоит из двух (при вычислении взаимной свертки двух функций и взаимокорреляционной функции между двумя сигналами) или из одного канала (при вычислении автосвертки и автокорреляционной функции __ сигнала) и содержит, в частности, перестраиваемые по частоте входные цепи со ступенчатыми делителями напряжения, смесители, перестраиваемый по частоте гетеродин (или гетеродины) и усилители с регулируемыми коэф- 60 фициентами усиления. При необходимости каналы дополнительно могут содержать автоматические схемы перестройки (или подстройки) частот гетеродинов и автоматические схемы 65 регулировки амплитуд выходных напряжений.

Каждая ячейка памяти дискретноаналоговых линий 2, 4, 5, 13 и 14 задержки состоит из дйух аналоговых запоминающих схем, работающих по двухтактному принципу, и выходного согласующего усилителя.

Блок 12 преобразования частоты состоит, например,’из смесителя, к которому дополнительно подводится колебание гетеродина масштабного блока 1 и выходного усилительного тракта.

Блок 20 управления предназначен для ввода в режим работы масштабного блока 1, отпирания через каждый интервал времени Т— At =(п—1) At на длительность д t аналоговых ключей блока 3, ввода в режим работы генератора 21 тактовых импульсов и генератора 23 импульсов и автоматического изменения частоты повторения вырабатываемых этими генераторами импульсов. Блок 20 состоит, например, из функционально связанных между собой задающего генератора и схем управления на элементах дискретной техники.

Генератор 23 импульсов предназначен для выработки двух серий импульсов, сдвинутых относительно друг друга на интервал времени -^-At (где·. At — интервал отсчета по Котельникову) кбторые управляют работой дискретноаналоговых линий 2, 4., 5, 13 и 14 задержки, и состоит,, например, из генератора тактовых импульсов с перестраиваемой частотой, работа которого непрерывно синхронизируется импульсами, поступающими с дополнительного выхода генератора 21 тактовых импульсов на дополнительный вход генератора 23 импульсов, и четырехканального распределителя импульсов последовательного действия, длительность импульсов на выходах которого равна At и выходы которого подсоединены к первым выходам непосредственно и со сдвигом HaJ-At ко вторым выходам генератора 23 импульсов (на чертеже подводка управляющих импульсов к ячейкам памяти линий 2, 4, 5 и 13, 14 задержки символически показана одной линией) .

Блок 24 предназначен для поочередного отпирания аналоговых ключей 9^, 19 и 9₂, 17 и управления сбросом интеграторов 18 и 10.

Устройство работает следующим образом.

В момент времени t = 0 первый блок 20 управления вводит в режим работы масштабный блок 1, генератор 21 тактовых импульсов, который начинает вырабатывать запускающие импульсы.с периодом повторения дТ =2^ At, и генератор 23 импульсов. В результате этого на выходах пае742969 !пределителя 22 импульсов появляются канальные импульсы с периодом повторения = n at и длительностью &V, которые последовательно во времени отпирают на повторения ков би 15 выходах генератора 23 импульсов со сдвигом на интервал -^at появляются импульсы с периодом ния 2 Δ. t которые начинают управлять яЦеек памяти линий 6 задержки со сдвигом по времени на интервал -j-at. Если при этом в течение первого интервала длительностью 4 и пульсов блока 24 управления, пбступлении на вход этого блока канального импульса с последнего η интервал а С с периодом ^-at аналоговые ключи бло, а на первых и вторых и длительностью , 2, 4 повтореAt, работой и 14, 13 дб, например, аналоговые ключи 9^ , 19 открыты под воздействием имто при го выхода распределителя 22 импульсов последней вырабатывает новые импульсы управления, под действием которых происходит мгндвеннЫй сброс интегратора 18 На нуль и открываются на.интервал времени 5дб аналоговые ключи 9_Х ^и 17. Через интервал времени -1-дб при поступлении на вход блока24 управления канального импульса с η-го выхода распределителя 22 импульсов последний снова вырабатывает импульсы управления, под действием которых происходит мгновенный сброс интегратора 10 на нуль и открываются, на интервал времени аналоговые ключи 9^ и 19.

В момент времени t=0 сигналы (t) и fy (t> через входы устройства поступают в масштабный блок 1, где происходит преобразование до необходимых значений средних частот их сНектров й усиление по амплитуде до заданных значений преобразованных пр частоте сигналов fl (t) и f^Ct).

G первого и второго выходов масштабного блока 1 сигналы f^(t) и f4(6) поступают на входы соответственно линий 2 и 13 задержки, распространяясь далее вдоль этих линий. При этом через интервалы времени At и at+ j-At на выходах первых ячеек памяти, через интервалы времени 2 д t и at на выходах вторых ячеек памяти, через интервалы времени (n-1) at и at на выходах (п —1)-ых ячеек памяти соответственно линий 2 и 13 задержки появляются последовательно во времени на интервал at . значения -соответствующих выборок

В Д₄(|а1),. .., £₄

В момент времени t = Т - At под воздействием управляющего импульса длительностью at блока 20 открываются аналоговые ключи 3^, 3^,,....3^^ ,‘ Зп блока 3, и выборки А с выходов линии 2 задержки в течение интервала At поступают на соответствующие входы линии 4 задержки, продвигаясь далее вдоль этой линии в порядке которые, начиная с момента t = T-at поступают на вход линии 5 задержки. В этот же момент времени последовательность выборок В через первое положение переключателя П 2 поступает на вход линии 14 задержки. Так как при этом значения выборок f τ,ί (η—1 )at| fj (at) , (0) и значения выборок В появляются последовательно во времени на выходах соответственно линий 5 и 14 задержки на встречных направлениях, то до момента времени t = tf + -g-at , где t-t = T+!tl at , через аналоговые ключи 6^, 6₂ ’ 6 и блока б и сумматор 7 и через аналоговые ключи 15_f, 15_г,...., Ί5_η..^, 15 _п блока 15 и сумматор 16 соответственно на первый и второй входы блока 8 умножения поступают последовательно во времени сначала выборки сигнала f^CT-t) и нули, а затем нули и выборки сигнала f4 (t) .

i

В момент времени t=t^+ At на выходах к+1, к, ..., 2, 1-м линии 14 задержки появляются на интервал времени A t соответственно выборки В,2кч/2 f₄ ⁼(^2as^-A-t) сигнала f4 (t) , которые в прямом порядке за интервал времени -j- At через аналоговые ключи 15^_и, 15_Kt2, ...., 15, 15_п блока 15 и сумматор 16 подводятся последовательно во времени на интервал дТ ко второму входу блока 8 умножения, к первому входу которого в течение этого же интервала 1/2 At через аналоговые ключи 6^, 6₂,..., 6_К, 6_Kt4 блока 6 и сумматор 7 подводятся последовательно во времени на интервал а соответственно выборки к—1) At], f-1 ( (n-k) A t] , . . . , f((n-2)at], f(n-1) at] сигнала f-;(T-t) с выходов 1, 2, ...,, к, (к+1)-го линии 5. задержки» При этом на выходе блока 8 умножения образуется результат fg[(n—l)At] · f^( vrAt ) длительностью alj который через открытый аналоговый ключ, например 17, поступает на вход интегратора 18, в результате чего на' его выходе образуется значение

A'C'f (п—1) д t] f^( д t)

В момент времени t = t, + at под воздействием канального импульса с η-го выхода распределителя 22 импульсов блок 24 управления вырабатываем импульсы, которые мгновенно сбрасывают на нуль интегратор 10 и открывают аналоговые ключи 9^ и 19. В результате этого значение (n-1) At]· f^( At) с выхода интегратора 18 через аналоговый ключ 19 и сумматор 11 в течение интервала At действует на перовом выходе устройства и на входе блока 12 преобразования частоты.

В этот же момент t = t^ + At на выходах к+2, к+1, ...., 2, 1-ом линии 5 задержки появляются на интервал времени At соответственно, вы-, борки ( (n-1) a t] , [ (n-2)At],..., f₃((n-k-l) At], f^[(n-k—2) аЬ] сигнала f-j(T—t) , которые в обратном порядке за интервал времени At через аналоговые ключи , 6^,...., б_к+4, θк+2, блока 6 и сумматор 7 подводятся последовательно во времени на интервал к первому входу блока умножения, ко второму входу которого в течение этого же интервала 5· At через аналоговые ключи 15κ+ΐ, 15 , .···, 15 , 15 _п бл ока 15 и сумматор 16 подводятся последовательно во времени на интервал АГ соответственно выборки ^сигнала f₄ (t) с выходов к+1, к,..., 2, 1-го линии 14 задержки. При этом на выходе блока 8 умножения образуются последовательно во времени результаты f^[(n—2) At] 14(-5-At), f^[(n—1) At] f^(^At) длительностями Αΐ, которые через открытый аналоговый ключ 94 поступают на вход интегратора 10, в результате чего на его выходе образуется значение αγ|ϊ ^-2ЫУ₄^А1у£_з[(п-Пд1]£₊(}д^

В момент времени t = t^ + -j-At под воздействием канального импульса с η-го выхода распределителя 22 импульсов блок 24 управления вырабатывает импульсы, которые мгновенно сбрасывают на нуль интегратор 18 и открывают аналоговые ключи 9^ и 17, в результате чего значение

АГ £ _a[(h- 2-)д£ ] £₃[ω-* > AtjfJgAt)^ с выхода интегратора 10 через аналоговый ключ 9 2, и сумматор 11 в течение интервала -^At воздействует на первом выходе устройства и на входе блока 12 преобразования частоты. В этот же момент времени t = t^-ja на выходах к+2, к+1,...2, 1-ом линии 14 задержки появляются интервал времени At соответственно выборки ^в2к+з|2 сигнала (t) , которые в прямом порядке за интервал времени At через аналоговые ключи блока 15 и сумматор 16 подводятся _а последовательно во времени на интервал а Г ко второму входу блока 8 умножения, к первому входу которого в течение этого’же интервала ^At через аналоговые ключи блока 6 и сумматор 7 подводятся последовательно во времени на интервал АГсоответственно выборки f₅I(n—k—2)At], Ц[(п-k-1) At],...., f-j[(n—2) At], fjHn-UAt] сигнала f^(T-?t) с выходов 1, 2, ...., к+1, (к+2)-го линии 5 задержки. При этом на выходе блока 8 умножения образуются последовательно во времени результаты £₃[(n-lbt]i₄(|4 длительностями аГ, которые через открытый аналоговый ключ 17 поступают на вход интегратора 18, в результате чего на его выходе образуется значение

В момент времени t = t^ 2 At по описанной выше методике значение »е|£^4^м‘+'х++8[⁽-²’⁴¹]^£4(++ с выхода интегратора 18 через аналоговый ключ 19 и сумматор 11 в течение интервала 1/2 At действует на первом выходе устройства и на входе блока 12 преобразования частоты.

Из приведенного описания работы устройства видно, что, начиная с момента времени t = t^++ & t, через каждый интервал 1/2 ^t на первом выходе устройства и на входе блока 12 преобразования частоты появляется и существует в течение длительности времени 1/2 At значение вычисленного результата вэаимокорреляционной функции между сигналами f^(t) и f4 (t) , которое описывается выражением ^ЕЪ1--аГ Σ £_d[tn-O--OA+]£₄[(T--\> + ^lAt] , где ц +^-At < t ί 2т' - At

0^-д' <2n-2 j 0 < m S n -1, T=2T наибольшая длительность сигналов fo, (t) и f4 (t) , совпадающим с точностью до постоянного множителя с результатом, полученным после вычисления корреляционного интеграла

V

У «Ω -3£ _СГ-Г)£ .(t-r)cir (О? t'-Т; о its 2Т)

Ί О и -4

74 по формуле прямоугольников или трапеций, если только в последнем в два раза уменьшить масштаб по оси t, а следовательно,., и по оси t' .

'После восстановления прежнего (или заданного) значения средней частоты спектра сигнала [t] в блоке 12 преобразования частоты на втором выходе устройства образуется следующее окончательное^значение результата у [t] = ΑΣ f[ (η-τ) -1)λΛ] 'J-O 4 f^· [ 1 (A > 0) ;

который является приближенным вычислением корреляционного интеграла y(t) =У (Τ-χ-)· fj. ( t-T)· dr , если т<51ько в последнем в два раза уменьшить масштаб по осям t и t^f.

Приведенное описание работы устройства справедливо и тогда, когда f₁(t)=f_i(t) =f(t); f<(t) = f,₍(-t)', f_t(t) = -f_H (-t), f₂(t) = f ,(-t) , fi(t) = -f₂(-t). ²

При выполнении условия (t) = = f2 (t) - f(t) можно соединить между собой входы масштабного блока I, а также его первый и второй выходы и переключатель П 2 поставить в положение два.

При вычислении интеграла свертки у( t) = ? (X)f_a(t-r) - dC необходимо разомкнуть переключатель П 2 и замкнуть переключателй Π I и П 3.

Таким образом, введение новых элементов и блоков, установление новых связей выгодно отличает^- предлагаемое устройство от известных, так как дает возможность наряду с вычислением интеграла свертки обеспечить вычисление корреляционных функций,и, следовательно, расширить функциональные возможности устройства и.класс решаемых с его помощью задач. В · результате существенно расширяется область применения и отпадает необходимость в разработке целого ряда одноканальных и многоканальных устройств, с помощью которых могут быть решены только частные задачи, что улучшает технико-экономические показатели при изготовлении и эксплуатации устройства.

Claims (2)

1. Изобретение относитс  к специали |эированной вычислительной технике и может быть использовано в радиотехнике , св зи, радиоавтоматике, из мерительной технике,радионавигации, радиолокации, гидролокации, радиоуправлении , диагностической аппаратуре , авторегулировании, автоконтро ле и других област х дл  вычислени  свертки функций и коррел ционного анализа принимаемых известных и неизвестных сигналов и измерени  их параметров и характеристик , а также дл  обнаружени  и опознавани  сигна лов и источников их излучени , Известно устройство дл  коррел ционного ансшиза, содержащее аналог цифровой преобразователь, линии задержки , блоки умножени  и блоки усреднени  Ul. Недостатком устройства  вл етс  сложность аналого-цифровых блоков умножени  и необходимость многоканальной линии задержки. Известно также устройство дл  вычислени  свертки функций, содержа щее функционально св занные между собой масштабный блок, блок управлени , генератор импульсов, блок преобразовани  частоты, линии задержки , блоки умножени , распределитель импульсов, блоки пам ти по числу блоков умножени , рециркул торы и интегратор
2. 2. Недостатком известного устройства  вл етс  неинвариантность к времени прихода сигналов, а также невозможность вычислени  коррел ционных функций общего вида. Цель изобретени  - расширение функциональных возможностей путем вычислени  коррел ционных функций. Дл  достижени  указанной цели в устройство дл  вычислени  свертки функций, содержащее масштабный блок, первый и второй входы которого  вл ютс  соответствующими входами устройства , а первый выход соединен со входом первой линии задержки с последовательно соединенными  чейками пам ти , блок управлени , первый выход которого соединен со входом генератора импульсов, первый выход которого подключен к управл ющим входам  чеек пам ти первой линии задержки, распределитель импульсов, блок умножени , первый сумматор, выход которого соединен с первым входом бло-ка преобразовани  частоты, введены генератор тактовых импульсов, четыре линии задержки с последовательно соединенными  чейками пам ти, три блока ключей , два сумматора, два интегратора , четыре ключа, дополнительный распределитель импульсов и три переключател , при этом информационные входы первого блока ключей соединены с выходами соответствующих  чеек первой линии задержки, а управл ющие взводы - со вторым выходом блока упра лёни , третий и четвертый выходы KciTOporo подключены соответственно KCS входу генератора тактовых импульсов и к третьему входу масштабного , второй выход которого соединён с первым входом блока преобразовз|ни  частоты, первый и третий вых0ды Масштабного блока подключены соответственно к неподвижным контакт4м соответственно первого и второго пфеключателей, подвижные контакты которых подключены соответственно к вйходу второй и ко входу третьей линии задержки, ко входу четвертой линии задерлски и к подвижному контак ту третьего переключател , первый и второй неподвижные контакты которого соединены соответственно с вы-, хойом первой и п той линий задержки, последней подключен к третьему вМходу масштабного блока; выходы Генератора тактовых импульсов соедин ны соответственно со входом распре делител  импульсов и со вторым входо генератора импульсов, второй выхо которого подключен к управл ющим вхо дам  чеек четвертой и п той линий за держки, выходы первого, второго и третьего блока ключей соединены с соответствующими входами  чеек второй линии задержки, второго сумматора и с соответствующими входами третьего сумматора, выходы распределител  импульсов подключены к соо ветствующим управл ющим входам втор и третьего блоков ключей, информационные входы которых соединены с выходами соответствующих  чеек третьей и четвертой линий задержки, выходы второго и третьего сумматора подключены к соответствующим входам умножени , выход которого сое динен с информационными входами пер вого и второго ключей, выходы котор х подключены соответственно ко входам первого и второго интёгратоР0В , выходы которых соединены с инфОрмационными входами соответственн третьего и четвертого ключей, выход которых подключены соответственно к первому, и второму входам первого сумматора:, управл ющие входы ключей и интеграторов соединены с соответствующими выходами дополнительного распределител  импульсов, вход кото рого соединен с последним выходом р пределител  импульсов. На чертеже приведена структурна  схема предлагаемого устройства. Устройство содержит соединенные оследовательно масштабный блок 1, входы которого  вл ютс  входами устройства , линию 2 задержки, состо щую из последовательно соединенных  чеек пам ти, выход каждой из которых  вл етс  выходом линии задержки и соединен со входом последующей  чейк-и пам ти, блок 3 аналоговых ключей, у которых сигнальные входы  вл ютс  сигнальными входами блока и подключены в пр мом пор дке к соответствующим выходам линии 2 задержки, выходы ЯВ.ПЯЮТСЯ выходами блока, а управл ющие входы соединены вместе и образуют управл ющий вход блока, линию 4 задержки, состо щую из последоват .ельно соединенных  чеек пам ти, выход каждой из которых  вл етс  входом линии задержки и соединен со входом последующей  чейки пам ти, и подключенную своими входами в обратном пор дке к выходам третьего блока 3 ангшоговых ключей, линию 5 задержки , состо щую из последовательно соединенных  чеек пам ти, выход каждой из которых  вл етс  выходом линии задержки и соединен со входом последующей  чейки пам ти, первый блок 6 аналоговых ключей, у которых сигнальные входы  вл ютс  входами блока и соединены в пр мом пор дке с выходами первой линии .5 задержки, управл ющие входы  вл ютс  управл ющими входами блока, а выходы - выходами блока, сумматор 7, блок 8 умножени , аналоговый ключ 9,, интегратор 10 со схемой сброса, аналоговый ключ 92,, сумматор 11, выход кото .рого  вл етс  первым выходом устройства , и блок 12 преобразовани  частоты , у которого выход  вл етс  вторым выходом устройства, а дополнительный вход соединен с дополнительным выходом масштабного блока 1, соеди- ненные последовательно линию .13 задержки, подключенную входом к второму выходу масштабного блока 1 и состо щую из -последовательно соединенных  чеек пам ти, выход каждой из которых соединен со входом последующей  чейки па.м ти, второй переключатель П 2, линию 14 задержки , состо щую из последовательно соединенных  чеек пам ти, выход каждой из которых  вл етс  выходом линии ззд..ержки и соединен со входом последующей  чейки пам ти, блок 15 аналоговых ключей, у которых сигнальные входы  вл ютс  сигнальными входами блока и подключены в обратном пор дке к выходам второй линии 14 з адержки ,Управл ющие.входы  вл ютс  управл ющими входами,а выходы - выходами блока,и сумматор) 16,выход которого соединен со вторым входом блока 8 умножени ,последовательно соединенные третий аналоговый ключ 17,си нальный вход которого соединен с сигнальным входом первого аналогово го ключа 9 и подключен к выходу блока 8 умножени , интегратор 18 со схемой сброса и аналоговый ключ 19, выход которого соединен со вторы входом сумматора 11, последовательно соединенный блок 20 управлени , у которого дополнительный выход сое динен с дополнительным входом масшт ного блока 1, а третий выход - с управл ющим входом 6inoKa 3 аналоговы ключей, генератор 21 тактовых импул сов и распределитель 22 импульсов последовательного действи , выходы которого подключены к соответствующим попарно соединенным управл ющим входам первого и второго блоков б и 15 аналоговых ключей, генератор 23 импульсов, у которого вход соеди нен со вторым выходом блока 20 упра лени , дополнительный вход - с дополнительным выходом генератора 21 тактовых импульсов, первые выходы подключены к управл ющим входам каждой  чейки пам ти линии 5, 2 и 4 задержки, а вторые выходы - к управ л ющим входам каждой  чейки пам ти линий 13 и 14 задержки, дополнитель ный распределитель 24 импульсов управлени , у которого вход соединен с последними управл ющими входа ми блоков б и 15 аналоговых ключей и подключен к последнему выходу распределител  22 импульсов, а соответствующие выходы подсоединены к управл ющим входам аналоговых ключей 9 , 9JJ, 17 и 19 и интеграторов 10 и 18 со схемами сброса, первый переключатель П 1, соедин ющий вход линии 5 задержки с первым выходом масштабного блока 1, переключатель П 2, соедин ющий вход линии 14 задер ки через первое положение с выходом п той линии 13 задержки и через второе положение - с выходом третьей линии 2 задержки, и третий переключатель П 3, соедин ющий вход второй линии 14 задержки со вторым выходом масштабного блока 1. Масштабный блок 1 состоит из двух (при вычислении взаимной свертки дву функций и взаимокоррел ционной функции между двум  сигналами) или из одного канала {при вычислении автосвертки и автокоррел ционной функции сигнала) и содержит, в частности, перестраиваемые по частоте входные цепи со ступенчатыми делител ми напр жени , смесители, перестраиваемый по частоте гетеродин (или гетеродины и усилители с регулируемыми коэффициентами усилени . При необходимости каналы дополнительно могут содержать автоматические схемы перестройки (или подстройки) частот гетеродинов и автоматические схемы регулировки амплитуд выходных напр жений . Кажда   чейка пам ти дискретноаналоговых линий 2, 4, 5, 13 и 14 задержки состоит из дйух аналоговых запоминающих схем, работающих по двухтактному принципу, и ылходного согласующего усилител . Блок 12 преобразовани  частоты состоит, например,ИЗ смесител , к которому дополнительно подводитс  колебание гетеродина масштабного блока 1 и выходного усилительного тракта. Блок 20 управлени  предназначен дл  ввода в режим работы масштабного блока 1, отпирани  через каждый интервал времени Т- At (п-1) ut на длительность д t аналоговых ключей блока 3, ввода в режим работы геиератора 21 тактовых импульсов и генератора 23 импульсов и автоматического изменени  частоты повторени  вырабатываемых этими генераторами импульсов. Блок 20 состоит, например, из функционально св занных между собой задающего генератора и схем управлени  на элементах дискретной техники. Генератор 23 импульсов предназначен дл  выработки двух серий импульсов , сдвинутых относительно друг друга на интервал времени -.t (где At - интервал отсчета по Котельникову) кбторые управл ют работой дискретноаналоговых линий 2, 4., 5, 13 и 14 задержки, ;И состоит,, например, из генератора тактовых импульсов с перестраиваемой частотой, работа которого непрерывно синхронизируетс  импульсами, поступанмцими с дополнительного выхода генератора 21 тактовых импульсов на дополнительный вход генератора 23 импульсов, и четырехканального распределител  импульсов последовательного действи , длительность импульсов на выходах которого равна At и выходы которого подсоединены к первым илходам непосредственно и со сдвигом Ha-jAt ко вторым выходам генератора 23 импульсов (на чертеже подводка управл ющих импульсов к  чейкам пам ти линий 2, 4, 5 и 13, 14 задержки символически показана одной линией). Блок 24 предназначен дл  поочередного отпирани  аналоговых ключей 9, 19 и 9, 17 и управлени  сбросом интеграторов 18 и 10, Устройство работает следующим образом, В момент времени t О первый блок 20 управлени  вводит в режим работы масштабный блок 1, генератор 21 тактовых импульсов, который начинает вырабатывать запускающие импульсы с периодом повторени  , и генератор 23 импульсов. В результате этого на выходах оас (пределител  22 импульсов по вл ютс  канальные импульсы с периодом повторени  - -At пдГ и длительностью Atr которые последовательно во времени отпирают на интервал А С с периодом повторени  t аналоговые ключи бло кОв б и 15, а на первых и вторых выходах генератора 23 импульсов со сдвигом на интервал по вл ютс  импульсы с периодом повторени  2 л t и длительностью .t, крторые начинают управл ть работой  чеек пс1м ти линий б, 2, 4 и 14, 13 зфцержки со сдвигом по времени на интервал j-u.t. Если при этом в первого интервала длительност iiAt, например, аналоговые ключи 9 и ;19 открыты под воздействием имп4 льсов блока 24 управлени , то при поступлении на вход этого блока канального импульса с последнего выхода распределител  22 имП1 льсов последней вырабатывает новые импуль си управлени , под действием которых происходитмгнйвенHfcte сброс интегратора 18 rta нуль и открывгиотс  на. интервал времени At аналоговые ключи Э. и 17. интервал времени при поступлении на вход блока 24 управлеН1|  канального импульса с п-го вых4да распределител  22 импульсов последний снова вырабатывает имп5 льсы управлени , под действием кбторых происходит мгновенный сброс иЕ тегратора 10 на нуль и открываютс , на интервал времени д1 аналог вые ключи 9, и 19. : В момент времени сигналы f, ( и :f 2; (t) через входы устройства, поступают в маоатабный блок 1, гДе происходит преобразование до необхддимых значений средних частот их сйектров и усиление по амплитуде заданных значений преобразованны по частоте сигналов f (t) и f(t}. G первого и второго выходов маештабного блока 1 сигналы f(t) и .(t) поступгиот на входы соответст В0ННО линий 2 и 13 задержки, распростран  сь далее вдоль этих линий При этом через интервалы времени At HAt-b на шлходах первых  чеек пам ти, через интервалы време ни 2 А t и ut на выходах вторых  чеек пам ти, через интервалы време ни (n-l) A,t и 2i At на выходах (п -1)-ых  чеек пам ти соответствен go линий 2 к 1.3 задержки по вл ютс  последовательно во времего на интер вал At . значени  соответствующих выборок ),5/Ш,.., ( (.tl...,()V в момент времени t Т - t под воздействием управл ющего импульса длительностью At блока 20 открывают с  аналоговые ключи 3, 3,2,, .... 3 , Зу блока 3, и выборки А с выходов линии 2 згщержки в течение интервгша поступают на соотвегствующие входы линии 4 Зсщержки, продвига сь Дсшее вдоль этой линии в пор дке C4i3Uh- t3,...,(,,(o7,, которые, начина  с момента t Т- лt поступают на вход линии 5 задержки. В этот же момент времени последовательность выборок В через первое положение переключател  П 2 поступает на вход линии 14 задержки. Так как при этом значени  выборок f fdi-lJAtl fj tt) , f-j (0) и значени  выборок В по вл ютс  последовательно во времени на выходах соответственно линий 5 и 14 задержки на встречных направлени х , то до момента времени t t + , где t Т+ 3zl дt через аналогоыле ключи 6, Gj ,...., п-1 И блока б и сумматор 7 и через аналоговые ключи 15, 15,, .,., 15.., 15 блока 15 и сумматор 16 соответственно на первый и второй входы блока 8 умножени  поступают последовательно во времени сначала выборки сигнала f-iCf-t} и нули, а затем нули и выборки сигнала f (t). В момент времени на выходах к+1, к, ..., 2, 1-м линии 14 задержки по вл ютс  на интервал времени А t соответственно выборки В, f() сигнала f (t) , которне в пр мом пор дке за интервсш времени -j-At через аналоговые ключи ISj, .,.., 15t,, I5n блока 15 и сумматор 16 подвод тс  последовательно во времени на интервал йС ко второму входу блока 8 умножени , к первому входу которого в течение зтого же интервала 1/2 At через аналоговые ключи 6, 62,...; 6jt, к-и блока б и сумматор 7 подвод тс  последовательно во времени на интервал соответственно выборки f(n-k-l) At, f3(n-k) u.t ,..., fl(n-2)At, f(n-1) u.t сигнсша f-5(T-t) с выходов 1, 2, .,.,. к, (к-И)-го линии 5. задержки При этом на выходе .блока 8 умножени  образуетс  результат fg (n-l)u.t f( 5-u.t ) длительностью л который через открытый аналоговый ключ, например 17, поступает на вход интегратора 18, в результате чего на его выходе образуетс  значение u-tfo Hn-l) At)-f( t) В момент времени t t- + u.t под воздействием канального импульса с п-го выхода распределител  22 импульсов блок 24 управлени  вырабатываеимпульсы , которые мгновенно сбрас лв ют на нуль интегратор 10 и открываю аналоговые ключи 9 и 19. в результате этого значение Aff(n-l) Atl- u.t) с выхода интегратора18 через анало говый ключ 19 и сумматор 11 в течение интервала действует на первом выходе устройства и на входе бло ка 12 преобразовани  частоты. В этот же момент t t + At на выходах к+2, к+1, ...,, 2, 1-ом линии 5 згщержки по вл ютс  на интервал времени At соответственно, выборки fat (п-1) д. t , f (n-2)a.tl,... f(n-k-l) u.t, f(n-k-2) л.Ъ сигн ла f(T-t), которые в обратном пор дке за интервал времени 4- u.t чере аналоговые ключи 6, бд, ,..., б), 6(. блока 6 и сумматор 7 подвод тс  последовательно во времени на интервал -j к первому входу блок 8 умножени , ко второму входу которого в течение этого же интервала At через аналоговые ключи 15к+1, п блока 15 и сумматор 16 подвод тс  последовательно во времени на интервал &amp;.tr соответственно выборки В.,,фсигнала f (t) с выходов к+1, к,..., 2, 1-г линии 14 задержки. При этом на выходе блока 8 умножени  образуютс  последовательно во времени результа ты ) At ), f,(n-l) u. t} f(At) длительност ми AtT, которые через открытый аналоговый ключ 9-1 поступают на вход интегратора 10, в результате чего на его выходе обраэуетс  значение Аг jf )) в момент времени t t. под воздействием канального импульса с п-го выхода распределител  22 импул сов блок 24 управлени  вырабатывает импульсы, которые мгновенно сбрасывают на нуль интегратор 1В и открывают аналоговые ключи 9 и 17, в ре зультате чего значение ,Ch-2 At iAtV4n-,)At fjgAt с выхода интегратора 10 через аналоговый ключ 9а и сумматор 11 в течение интервала воздействует на первом выходе устройства и на входе блока 12 преобразовани  частоты .В этот же момент времени t на выходах к+2, к+1,...2, 1-ом лини 14 задержки по вл ютс  интервал вре мени At соответственно выборки BjKti/a сигнала f (t) , которые в пр мом пор дке за интервал времени At через аналоговые ключи блока 15 и сумматор 16 подвод тс  , последовательно во времени на интервал At: ко второму входу блока 8 умножени , к первому входу которого в течение этогоже интервала t через аналоговые ключи блока 6 и сумматор 7 подвод тс  последовательно во времени на интервал AT соответственно выборки f J (п-k-2)AtJ , f3(n-k-l) At,...., з(п-2) At, f3(n-l)At сигнала f(T-t) с выходов 1, 2, ...,, к+1, (к+2)-го линии 5 задержки. При этом на выходе блока 8 умножени  образуютс  последовательно во времени результаты |n-3: At(iAt) ,сп-2)), ) длительност ми AtT, которие через открытый аналоговый ключ 17 поступают на вход интегратора 18, в результате чего на его выходе образуетс  зна 1ение ) f,() в момент времени t t 2 At по описание вьше методике значение r|t,,Ur,)+(n-2lAt(|At)+ (n-i)At( С выхода интегратора 18 через аналоговый ключ 19 и сумматор 11 в тече- ние интервала 1/2 At действует на первом выходе устройства и на входе блока 12 преобразовани  частоты. Из приведенного описани  работы устройства видно, что, начина  с . момента времени t д. t, через каждалй интервал 1/2 на первом выходе устройства и на входе блока 12 преобразовани  частоты по вл етс  и существует в течение длительности времени 1/2 At значение вычисленного результата взаимокоррел ционной функции между сигналами ) и f (t) , которое описываетс  выражением 4,Et3--A-r S f )л1, lUJ S-1- J где t t 2т - |-At 0: -y-i2n-2 ; 0 m Sn -1; наибольша  длительность сигналов fo,(t) и f4(t) , совпадающим с точностью до посто нного множител  с результатом, полученным после вычислени  коррел ционного интеграла ) -|f )dr (051tsT-, О ts 2T-) по формуле пр моугольников или трапе ций, если только в последнем в два раза уменьшить масштаб по оси t, а следовательно,., и по оси t . После восстановлени  прежнего (ил заданного) значени  средней частоты cnieKTpa сигнала у t в блоке 12 пре образовани  частоты на втором выходе устройства образуетс  следующее окончательное значение результата у t AS f (П-Т) f-Z.- f T).t (A 0) г ко;торый  вл етс  приближенным вычислфием дсоррел ционного интеграла y(fc) 1 f (T-izr). t--r)-d-r , если T(5ibKO в последнем в два раза уменьшить масштаб по ос м t и t. Приведенное описание работы устрсэйства справедливо и тогда, когда f(t)f2.(t) f(t); f (t) f,, (-t)-, f (t) -f (-t), f2(t) f,(-t) , fa(t) -f2(-t). При выполнении услови  f (t) f2(t) f(t) можно соединить межд собой входы масштабного блока 1, а также его первый и второй выходы и переключатель П 2 поставить в пол жение два. При вычислении ингеграла свертки у( t) l f (C)f(t--C) . dr необходимо разомкнуть переключатель П 2 и замкнуть переключатели П 1 и ИЗ. Таким образом, введение новых элементов и блоков, установление новых св зей выгодно отличает предлагаемое устройство от известных, т как дает возможность нар ду с вычис лением интеграла свертки обеспечить вычисление коррел ционных функций,и следовательно, расширить функциоиал нще возможности устройства и.класс решаемых с его помощью задач. В результате существенно расшир етс  область применени  и отпадает необходимость в разработке целого р д одноканальных и многоканальных устройств , с помощью которых могут быт решены только частные задачи, что улучшает технико-экономические пока затели при изготовлении -и эксплуатйции устройства. Формула изобретени  Устройство дл  вычислени  свертк о ункций, содержащее масштабный блок первый и второй входы которого  вл ютс  соответствующими входами уст ройства, а первый выход соединен со входом первой линии задержки, выпол ненной в виде последовательно соеди ненных йчеек пам ти, блок управлени первый выход которого соединен со в дом генератора импульсов, первый выход которого подключен к управл ю шим входам  чеек пам ти первой линии Ьадержки, распределитель импульсов, блок умножени , первый сумматор, выход которого соединен с первым входом блока преобразовани  частоты, отй и чающе ее   тем, что, с целью расширени  функциональных возможностей за счет вычислени  коррел ционных функций, в устройство введены генератор тактовых импульсов, четыре линии задержки, выполненные в виде последовательно соединенных  чеек пам ти, три блока ключей, два сумматора, два интегратора, четыре ключа, дополнительный распределитель импульсов и три переключател , при этом информационные входы первого блока ключей соединены с выходами соответствующих  чеек первой линии задержки, а управл ющие входы первого блока ключей соединены со вторым выходом: блока управлени , третий и четвертый выходы которого подключены соответственно ко входу генератора тактовых импульсов и к. третьему входу масштабного блока, второй выход которого соединен с первым входом блока преобразовани  частоты, первый и третий выходы масштабного блока подключены соответственно к неподвижным контактам соот тственно первого и второго переключателей , подвижные контакты которых подключены соответственно к выходу второй и ко входу третьей линии задержки , ко входу четвертой линии задержки и к подвижному контакту третьего переключател , первый и второй неподвижные контакты которого соединены соответственно с выходом первой и п той линий задержки, вход последней подключен к третьему выходу масштабного блока, выходы генератора тактовых импульсов соединены соответственно со входом распределител  импульсов и со вторым входом генератора импульсов, второй выход которого подключен к управл ющим входам  чеек четвертой и п той линий задержки , выходы первого, второго и третьего блока ключей соединены соответственно с соответствующими входами  чеек второй линии задержки с соответствующими входами второго сумматора и соответствующими входами третьего сумматора,выходы распределител  импульсов подключены к соответствующим управл ющим входам второго и третьего блоков ключей,информационные входы которых соединены с выходами соответствующих  чеек третьей и четвертой линии задержки, выходы второго и третьего сумматора подключены к соответствующим входам блойов умножени , выход которого соединен с информационными входами первого и второго ключа, выходы которых подключены соответственно ко входам перво