SU736115A1 - Device for computing functions: y equals sin x, y equals cosin x - Google Patents

Device for computing functions: y equals sin x, y equals cosin x Download PDF

Info

Publication number
SU736115A1
SU736115A1 SU772560380A SU2560380A SU736115A1 SU 736115 A1 SU736115 A1 SU 736115A1 SU 772560380 A SU772560380 A SU 772560380A SU 2560380 A SU2560380 A SU 2560380A SU 736115 A1 SU736115 A1 SU 736115A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
equals
counter
cosin
Prior art date
Application number
SU772560380A
Other languages
Russian (ru)
Inventor
Вячеслав Родионович Толокновский
Юрий Владимирович Селезнев
Original Assignee
Предприятие П/Я Р-6378
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6378 filed Critical Предприятие П/Я Р-6378
Priority to SU772560380A priority Critical patent/SU736115A1/en
Application granted granted Critical
Publication of SU736115A1 publication Critical patent/SU736115A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

II

Изобретение относитс  к вычислительной технике, а именно к устройствам дл  воспроизведени  функциональных зависимостей методом моделировани аппроксйми рующих функций, и может найти применение в дискретной автоматике, цифровой измерительной технике и специализиро« ванных вычислител х.The invention relates to computing technology, in particular, to devices for reproducing functional dependencies by modeling approximating functions, and can be used in discrete automation, digital measurement technology, and specialized computers.

Известно устройство дл  воспроизведени  кусочно-линейных функций, содержащее управл емый делитель, счетчик, переключатели, схемы И, дешифраторы, схемы ИЛИ и выходные реверсивные счетчики Tlj.A device for reproducing piecewise linear functions is known, comprising a controllable divider, a counter, switches, AND circuits, decoders, OR circuits, and output reversible counters Tlj.

Недостатком известного устройства в случае воспроизведени  функций J-SilXi у -СО5Х вл етс  значительный объем запоминающего устройства и невысока  точность при их одновременном воспроизведении.A disadvantage of the known device in the case of reproducing the functions of J-SilXi y -CO5X is a significant storage space and low accuracy at the same time reproducing them.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство , содержащее генератор импульсов , выход которого соединен со входомThe closest in technical essence to the present invention is a device comprising a pulse generator, the output of which is connected to the input

ключа, разрешающий и запрещающий вхо ды которого соединены соответственно с , управл ющим входом устройства и с выходом счетчика аргумента, а выход - со Входом счетчика делител , выход которого подключен к первым входам элементов И первой группы, вторые входы которых соединены с выходом первого шифратора , вход которого соединен с выходом дешифратора, вход которого подклю чей к первому выходу счетчика числа участков , и первый счетчнк результата fe. Недостатком устройства  вл етс  больша  погрешность и неоптймальные аппаратурные затраты, а тйкже ограниченные функциональные возможности, не позвол ющие воспроизводить функции -УЛИЧ, CoS4 одновременно и с высокой точностью.a key that permits and prohibits the inputs of which are connected respectively to the control input of the device and to the output of the argument counter, and the output to the input of the divider counter whose output is connected to the first inputs of the AND elements of the first group, the second inputs of which are connected to the output of the first encoder, whose input is connected to the output of the decoder, the input of which is connected to the first output of the counter of the number of segments, and the first counter of the result fe. The drawback of the device is a large error and non-optimal hardware costs, as well as limited functionality that does not allow reproducing the functions ULICH, CoS4 simultaneously with high accuracy.

Цель нзобрётен}г  - повышение точности и быстродействи  за счет одновре- мен)1ого вычислени  воспроизводимых функций .The goal is to take} r to increase accuracy and speed by simultaneously calculating the reproducible functions.

3737

Поставленна  цель досгт-астс  тем, что устройство чюполнительно содержит делитель длины участка аппроксимации блок управлени  счетчиком числа участков , второй шифратор, вторую группу элементов И, элементы ИЛИ, двоичные умножители, сумматоры, коммутаторы, второй счетчик результата, блок управлегги  и делитель аргумента, вход кото рого соединен с выходом ключа и соThe goal of dostag-tsts is that the device chapolnitelno contains a divider of the length of the section of the approximation block control unit of the number of segments, the second encoder, the second group of elements AND, the elements OR, binary multipliers, adders, switches, the second result counter, the control unit and the divisor of the argument, input which is connected to the output of the key and

входом целител  длины участка аппрок симации , а выход со входом счетчика аргумента, при этом первый выход дели тел  длины участка аппроксимацин соединен со входом счетчика числа участ ков, второй вход которого подключен к первому выходу блока управлени  счет чиком числа участков, а второй выход с блоком управлени , соединенного выко«йом с первыми входами первого и вго рого сумматоров, второй выход счетчи«ка числа участков соединен со входом блока управлени  счетчиком шсла участков , «вторай выход подключен к первым входам первого и второго коммутаторов, вкод второго шифратора подключен к вы«ходу дешифратора, а выход - к первым входам элементов И второй группы, вторые входы элементов которой ст,;динены с выходом счетчика делител , а ВЬЕХОДЫ со входом второго элемента ИЛИ, выход которого подключен ко входу второго двичного умножител  и ко входу первого сумматора, третий вход которого соединен с выходом первого двоичного умно- жител , вход кот орого соединен с врлхо дом первого элемента ИЛИ, соединенно-го входами с выходами элементов И пер вой группы, а вь ход первого элемента ИЛИ соединен со вторым входом второго сумматора, noaKJno4eHHoro своим треть им входом к выходу второго двоичного умножител , а выходом - ко второму входу второго коммутатора, первый выход которого соединен с первым входом третьего сумматора, а второй - с первым входом четвертого сумматора, вы- ход которого подключен ко входу второго счетчика результата, а выход первого сумматора нодключен ко втором} вхо ду первого коммутатора, первый выход которого соединен со вторым входом . четвертого сумматора, а второй со вторым входом третьего сумматора, кыход которого соединен со входом перво«го счетчика результата.the output of the length of the approximation simulation section, and the output with the input of the argument counter, the first output of the division of the length bodies of the approximation section is connected to the input of the number of sections counter, the second input of which is connected to the first output of the control unit by the counter of the number of sections, and the second output with the block control, connected to the first inputs of the first and second adders, the second output of the counter, the number of sections connected to the input of the control unit of the counter of the number of sections, the second output switches, the second encoder's code is connected to you “the decoder run, and the output to the first inputs of elements AND of the second group, the second inputs of elements of which are st, divine with the output of the splitter counter, and the VIDEOS with the input of the second element OR whose output is connected to the input the second motor multiplier and to the input of the first adder, the third input of which is connected to the output of the first binary multiplier; OR is connected to the second input of the second adder, noaKJno4eHHoro with its third input to the output of the second binary multiplier, and output to the second input of the second switch, the first output of which is connected to the first input of the third adder, and the second to the first input of the fourth adder, its turn is connected to the input of the second result counter, and the output of the first adder is connected to the second} input of the first switch, the first output of which is connected to the second input. the fourth adder, and the second with the second input of the third adder, whose output is connected to the input of the first result counter.

На чертеже схематически изображено предлагаемое устройство.The drawing schematically shows the proposed device.

Устройство соде)ж:ит IoiiCfiaTop 1 им- нульсов, ключ 2, соде|1жаи;ий разрюшаю- щий вход 3, делитель 4 аргумента, счетчик 5 аргумента, делитель в длины учас ка аппроксимации, счетчик 7 числа участков аппроксимации, блок 8 управлени  счетчиком числа участков аппроксимации, дешифратор 9, ггервый и второй шифраторы 10 и 11, первую и вторую группу элементов И 12 и 13, счетчик управл емого делител  14, первый и второй элементы 15 и 16 ИЛИ, первый и второй двоичные умножители 17 и 18, первый и второй сумматоры 19 и 20, блок 21 управлени , первый и второй коммутаторы 22 и 23, третий и четвертый сумматоры 24 и 25 импульсов, первый и второй счетчики 26 и 27 результата, ключ 2 содержит также вход 28 запрета, коммутатор 22 содержит первый и второй выходы 29 и 30, коммутатор 23 содер- жит первый и второй выходы 31 и 32.The device sod) g: um IoiiCfiaTop 1 of pulses, key 2, soda | 1zhi; their depressing input 3, divisor 4 arguments, counter 5 arguments, divider in the length of the plot of approximation, counter 7 of the number of approximation plots, block 8 controls the counter of the number of approximation plots, the decoder 9, the second and second encoders 10 and 11, the first and second group of elements AND 12 and 13, the counter of the controlled divider 14, the first and second elements 15 and 16 OR, the first and second binary multipliers 17 and 18, first and second adders 19 and 20, control unit 21, first and second switches 22 and 23, three rd and fourth adders 24 and 25 pulses, the first and second counters 26 and 27 result, the key 2 also comprises an input 28 ban, the switch 22 comprises first and second outputs 29 and 30, the switch 23 comprises first and second outputs 31 and 32.

Устройство реализует кусочно-линейную аппроксимацию, одновременно производ  автоматическую коррекцию погрешности воспроизвоаимь х функций . и t - COSK (см, таблицу). Аппроксимаци  выполнена с посто нным шагом лХ , причем отрезок О « ЗТ/2 разбит на Hi равных участков.The device implements a piecewise linear approximation, at the same time producing automatic correction of the error of reproducible functions. and t - COSK (see table). The approximation is made with a constant step lH, and the segment О «ЗТ / 2 is divided into Hi equal sections.

№ U.X (С/2-).,No. U.X (C / 2-).,

Предложенное устройство работает следующим образом.The proposed device operates as follows.

При подаче сигнала на разрешающий вход 3j отпираетс  ключ 2 и импульсы с выхода 1 нератора 1 поступают на входы делителей 4, 6 и 14, Через делитель аргумента число-импульсный эквивалент переменной X поступает в счетчик аргумента, коэффициент пересчета которого равен 10 X, где ГWhen a signal is applied to enable input 3j, key 2 is opened and pulses from output 1 of generator 1 are fed to inputs of dividers 4, 6 and 14. Through the argument divider, the number-pulse equivalent of variable X enters the argument counter, whose conversion factor is 10 X, where

факторfactor

дискретности продставлени  переменной X ,, целое число. Через делитель б, определ ющий длину участка аппроксимации , коэффициент К д делени  которого оавеиDiscreteness of the variable X, integer. Through the divisor b, which determines the length of the plot of approximation, the coefficient K d dividing which Oavei

,,,,,,

гп число участков аппроксимагде ции одной четверти периода функции SihX{ ;С05Х ; К - коэффициент делени  делител rn the number of approximation segments of one quarter of the period of the function SihX {; С05Х; K - the division factor of the divider

4 аргумента,4 arguments

Claims (2)

1. Авторское свидетельство СССР №263298, кл. GI 06 F 15/34, 1970,1. USSR author's certificate No. 263298, cl. GI 06 F 15/34, 1970, 2. Авторское свидетельство СССР N9 376778, кл. Q Об F 15/34, 1973 (прототип).2. USSR author's certificate N9 376778, cl. Q About F 15/34, 1973 (prototype). гС HS
SU772560380A 1977-12-26 1977-12-26 Device for computing functions: y equals sin x, y equals cosin x SU736115A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772560380A SU736115A1 (en) 1977-12-26 1977-12-26 Device for computing functions: y equals sin x, y equals cosin x

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772560380A SU736115A1 (en) 1977-12-26 1977-12-26 Device for computing functions: y equals sin x, y equals cosin x

Publications (1)

Publication Number Publication Date
SU736115A1 true SU736115A1 (en) 1980-05-25

Family

ID=20740377

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772560380A SU736115A1 (en) 1977-12-26 1977-12-26 Device for computing functions: y equals sin x, y equals cosin x

Country Status (1)

Country Link
SU (1) SU736115A1 (en)

Similar Documents

Publication Publication Date Title
SU736115A1 (en) Device for computing functions: y equals sin x, y equals cosin x
US3590231A (en) Digital signal generator using digital differential analyzer techniques
US4058807A (en) Digital antilogarithmic converter circuit
SU691862A1 (en) Apparatus for computing logarithmic functions
SU935969A1 (en) Digital polygonal approximator
SU734710A1 (en) Device for computing functions: y equals sec x, y equals cosec x
SU760110A1 (en) Device for computing functions : y equals arccosx, y equals arcsinx
RU2045777C1 (en) Device for extracting square root from sum of squares of two quantities
SU552623A1 (en) Pulse frequency function converter
SU781850A1 (en) Device for correcting sensor characteristics
SU598097A1 (en) Analogue-digital functional converter
SU679991A1 (en) Y=shx,y=chx functions analyzer
SU580564A1 (en) Digital-analogue piecewise linear approximator
SU771671A1 (en) Digital device for reproducing piece-linear functions
SU744646A1 (en) Statistic moment computing device
RU2085994C1 (en) Trigonometric function generator
SU742911A1 (en) Function generator
SU822211A1 (en) Antilogarithmic converter
SU794628A1 (en) Function generator
SU493916A1 (en) Functional frequency converter to code
SU596955A1 (en) Polar-to-rectangular coordinate converter
SU537356A1 (en) Device for reproducing functions
SU426234A1 (en) LOGARIFMIC CONVERTER
SU746549A1 (en) Device for digital processing of signals
SU934503A1 (en) Device for reproducing function of two variables