SU734713A1 - Процессор дл быстрого преобразовани фурье - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в составе информационных комплексов в качестве устройства обработки информации в реальном масштабе времени. Известно устройство дл  бьютрого пре образовани  Фурье, содержащее блок регистров , арифметическое устройство, блок пам ти, блок формировани  весовых коэфф1щиентов , устройство управлени  1д . Недостаток данного устройства - невозможность работы с многоканальной измерительной аппаратурой. Наиболее близким по технической сущности к изобретению  вл етс  устройство , содержащее устройство управлени , первый выход которого подключен к перм вому входу арифметического устройстэа, второй Во.ХОД к первому входу блока фор- мировани  весовых коэффициентов, третий к первому входу блока выработки индекса , четвертый - к первому входу блока пам ти, второй вход которого подключен К первому выходу блока выработки индекса , второй выход которого подключен ко второму входу блока формировани  весовых коэффициентов, выход которого соединен со вторым входом арифметического устройства, третий вход которого соединен с первым выходом блока регистров , а выход - с первым входом блока регистров, второй вход которого соединен с выходом блока пам ти, а второй выходс третьим входом блока пам ти 2 Недостаток этого процессора - невоэьлэжность одновременного вычислени  на основе алгоритма быстрого преобразовани  Фурье мгновенных спектров сигналов многоканальной аппаратуры в широком диапазоне частот и в реальном масштабе времени, особенно в случае, когда врем  анализа ограничено и сигналы с датчиков измерительной аппаратуры не могут бь.ть воспроизведены. Известное устройство не обеспечивает параллельное квантование сигналов одновременно со всех выходов канальной измерительной аппаратзры. 37 многократную реализадию процедзфы бь. строго преобразовани  Фурье по мере накоплени  отсчетов. Цель изобретени  - расширение функ циональных возможностей процессора дл  обеспечени  работы с многоканаль ной измерительной аппарату|х й в реальном масштабе времени. Поставленна  цель достигаетса тем, что в процессор, содержащий ycTjKJScTBO управлени , первый выход которого ключей к первому входу арифметического устройства, второй выход к первому входу блока формировани  весовые коэффициентов , третий - к первому входу блока выработки индекса , четвертый - к первому входу блока пам5гги, второй вход которого подключен к первому выходу блока выработки индекса, второй вььход которого подключен ко второму входу блока формировани  весовых коэффициентов , выход которого соединен со вторым BXOflotyt арифметического устройства, тре тий вход которого соединен с первым выходом блока регистров, а выход с первым входом блока регистров, второй вход которого соединен с выходом блока naMsrr, а второй вьцсод - с третьим входом блока пам ти, дополнительно введены блок приоритетов, блок формировани  адреса, преобразователь сигаалов, состо  щий из блока 5 5равленш преобразователе сигналов, полосовых фильтров нижних часто полосовых фильтров средних частот, полосо вых фильтров верхних частот, аналогового коммутатора нижних частот, аналогового коммутатора средних частот, аналогового коммутатора верхник частот, аналого-цифр вого преобразовател  нижних частот, анало го цифрового преобразовател  средних час- тот, аналого-ии(| овогчг преобразовател  верхних частот, пра этом вкоды аналогог- :-г коммутатора н-нжних частот через гюлскгоаы фильтры нижних частот соед  н-аны со входами процессора, а .д - со аналого-кифрового преобра.ЕОвателй нии:них частот, выход jcoifoj.oro cfjenviji&i с третьим входом блока регисгро , входы аналогового коммутатора средних частот соединены со входами Процессора, а вььход со входом анапого-Еифрового преобразовател  средних частот, выход которого соединен с четвертым входом блок регистров, входы аналогового коммутатора верхних частот через полосовые фильт ры верхних частот соединены со входами процессора, а выход со вхсщом аналого-цифровогх преобразои1тел  верхних 34 частот, выход которого соединен с п тым входом блока регистров, первый выход (элока управлени  преобразователем сиг налов соединен с управл ющими входами аналоговых коммутаторов нижних, средних и йерхних частот, второй - с управл ющими входами анало ч -цифровых преобразователей нижних, средних и верхних частот, третий. - с четвертым входом блока пам ти, а первый вход блока управлени  преобразователем сигналов с первым выходом блока приоритетов, второй выход которого соединен с первым входом блока формировани  адреса, вьькод которого соединен с п тым входом блока пам ти, а третий выход блока приоритетов подключен ко второму входу блока.выработки индекса, п тый, шестой и седьмой выходы устройства управлени  подключены соответственно ко входу блока приоритетов, второму входу блока формировани  адреса и второму входу блока управлени  преэбразователем сигналов. На чертеже представлена блок- схема предложенного процессора. Процессор содержит блок 1 регистров, арифметическое устройство 2, блок 3 пам ти, блок 4 вьфаботки индекса, блок 5 формировани  весовых коэффициентов, устройство 6 управлени , преобразователь 7 сигналов, блок 8 приоритетов, блок 9 форкшровани  адреса массивов. Преобразователь 7 сигналов содержит аналоговый KOMNtyTarop 10 нижних частот, аналогоцифровой преобразователь 11 ншкних частот, аналоговый коммутатор 12 средних частот, аналого-цифровой преобразователь 13 средних частот, аналоговый коммутатор 14 верхних частот, аналого- ци({ровой преобразователь 15 верхних частот, блок 16 управлени  преобразователем сигналов, полосовые фильтры 17 нижних частот, полосовые фильтр ы18 средних частот, полосовые фильтрь. 19 верхних частот. Процессор работает следующим образом . Аналоговью сигналы с выходов каналов измерительной аппаратурь: поступают на входы полосовых фильтров 17-19. На выходе каждого из измерительных каналов устанавливаетс  фильтр 17 нижних частот, фильтр 18 средних частот, фильтр 19 верхних частот. С выходов полосовых фильтров 17 нижних частот сигналы поступают на вход аналогового коммутатора 40 нижних частот, который производит поочередное подключение выходов полосовых фильтров 17 нижних частот ко входу аналого-цифрового преобрагзовател  11 нижних частот, Аналого-пифровой пре образователь нижних частот по сигналам блока управлени  лфеобраэователем 16 сигналов проиааодит замеры аналоговых величин с выхода аналогового коммутатора 10 нижних частот, производ  тем самым временное квантование сигналов нижней полосы. Аналого-дифровой преобразователь 13 средних частот совместно с аналоговым коммутатором 12 средних частот, полосовыми фильтрами 18 средних частот выполн ет операаию временного квантовани  средней частотной полосы Аналого-цифровой преобразователь 15 верхних частот, совместно с аналоговым коммутатором 14 верхних частот и полосовыми фильтрами 19 верхник частот, про изводит временное квантование верхней частотной полосы. Отрезок времени, в течение которого необходимо произвести исследование частотных параметров, разбиваетс  на К интервалов длительностью Период квантовани  на верхней час тоте всегда меньше минимальной длител ности интервала Tg (о,/4 02) . Ту , - а период на средней частоте квантовани  на низкой частоте Vl5- 0 uСинхронизирующие импульсы стабилизированной частоты, необходимые дл  организации операций квантовани , вырабать ваютс  в устройстве 6 управлени  и поступают на выход дополнительного блока 16 управлени . Блок 9 формировани  адреса предназначен дл  выработки текущих адресов при операци х формирова ни  массивов. Блок 8 приоритетов гфедназначен дл  обеспечени  приоритетности выполнени  операций процессором при работе в реальном масштабе времени. Накопление количества выборок N , необходимого дл  реализации процедуры быстрого преобразовани  Фурье дл  всех П каналов по средней и нижней частотной полосе в течение каждого интервала Тд J производитс  параллельно с поочередной реализацией алгоритма бьютрого преобразовани  Фурье дл  массива выборок дл  верхней полосы. Сигнал приоста- нова загрузки, вырабатываемый в блоке 16 управлени  преобразователем сигнало поступает в блок 8 приоритета и определ ет временный интервал, в течение кото рого блок 3 пам ти не зан т формированием массива исходных денных. Операци  загрузки замеров имеет высший приоритет , все остальные операции пропессора, св занные с обращением к блоку 3 па м ти, возможны в интервалах между обращени ми к блоку 3 пам ти дл  загрузки замеров. Окончание загрузки массивов из N результатов замеров сигналов с фильтров верхней полосы частот опреде- л етс  блоком 9 формировани  адреса, который вырабатывает сигнал, к блоком 8 приоритетов. Бели в каком-нибудь интервале времени заканчиваетс  одновременно загрузка массивов дл  низких и средних частот, то в блок 8 приоритетов поступает одновременно несколько citrHa- лов окончани  загрузки массивов, при этом приоритетность в отношении замеров различных частотных полос распределена следуюшш образом: первый приоритет имеет замеры верхней частотной полосУ, последующие приоритеты - замерЬ средней и нижней полосы соответственно. Блок 8 приорщ-етов, исход  из условий приоритетности , вырабат4з1вает и посьфает в блок 9 формировани  адреса сигнал разрешени  начала операции пересылки массива сигнала к-го канала верхней полосы частот. Бэлок формировани  9 адреса по сигналу приостанова загрузкн массивов нижней и средней полосы час тот, вьздаваемого блоком 7 преобразовани , производит пе|зесылку избранного массива в массив рабочих  чеек блока 3 пам ти. По окнчании операции пересылка массива замеров к-го канала верхней частотной полосы в рабочие  чейки блок 9 формировани  адр«;а вырабатьтает сигнал окончани  формировани  массива, который поступает на вход блока 8 приоритетов . Исход  из условий приоритетности , блок 8 приоритетов вырабатывает сигналы, поступающие в блок 4 выработки индекса и устройство 6 управлени , по которым начинаетс  выполнение процедуры быстрого преобразовани  Фурье, и по окончании данной процедуры вьфабать1вает сигнал окончани  вычислени , поступающий в блок выработки индекса 4 н в блок 8 приоритетов. Блок 8 приоритетов вьщает сигнал размещени  переписки и упаковки, поступающий в блок 9 формировани  адреса, который приступает к пересыпке в упаковке массива из рабочих 5гчеек в массив результатов вычислений. Сигнал окончани  операций пересылки и упаковки из блока 9 формировани  адреса поступает в блок 8 приоритетов. Получив

77

данный сигнал, блок 8 приоритетов выдает в блок 9 формировани  адреса разрешение на операцию пересылки следующего массива замеров в массив рабочих  чеек, и рабочий цикл прюпессора по реализации быстрого преобразовани  Фурье повтор етс  дл  всех массивов квантованных сигналов верхней полосы частот.

При накоплении в блоке пам ти количество выборок N в средней полосе частот производитс  реализаци  алгоритма быстрого преобразовани  Фурье дл  этик выборок поочередно дл  каждого канала , однако лишь в том случае, если процессор не зан т в это врем  pea л и- зацией процедуры быстрого преобразовани  Фурье дл  верхней полосы частот. При накоплении в блоке пам ти количества выборок Н в нижней полосе частот производитс  реализаци  алгоритма быстрого перобразовани  Фурье дл  верхней и средней полосы частот.

Предлагаемый процессор позвол ет сократить врем  исследовани  объектов в два и более раз, при этом годовой

экономический эффект достигает дес тки и сотни тыс ч рублей. Более обоснованную величину экономической эффективности можно определить в процессе внедрени  предлагаемого устройства,

формула изобретени 

Процессор дл  быстрого -преобразовани Фурье, содержащий устройство управлени  первый выход которого подключен к первому входу арифметического устройства, второй выход к первому входу блока формировани  весовых коэффициентов, третий - к nepBONiy входу блока выработк индекса , четвертый - к первому входу блока пам ти, второй вход которого подключен к первому выходу блока выработки индекса, второй выход которого подключен ко второму входу блока формировани  весовых коэффициентов, выход которого соединен со вторым входом арифметического устройства, третий вход которого соединен с первым выходом блока регнстров ,а выход - спертым входом блока регистров, второй вхбд которого соединен с выходом блока пам ти, а второй выход - с третьим входом блока пам ти, отличаюшийс  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  работы с мно1Х)канальной измерительной аппара турой в реальном масштабе времени, в

138

него введены блок приоритетов, блок формировани  адреса, преобразователь сигналов, состо щий из блока управлени  преобразователем сигналов, полосовых фильтров нижних частот, полосовых фильтров средних частот, полосовых фильтров верхних частот, аналогового коммутатора нижних частот, аналогового коммутатора средних частот, аналогового коммутатора верхних частот, аналого-цифрового преобразовател  нижних частот, аналогоцифрового преобразовател  средних часто аналого-цифрового преобразовател  верхних частот, при этом входы аналогового коммутатора нижних частот через соответствующие полосовые фильтры нижних частот соединены со входами процессора, а выход - со входом аналоге-цифрового преобразовател  нижних частот, выход которого соединен с третьим входом блока регистров, входы аналогового коммутатора средних частот через соответствующие полосовые фильтры средних частот соединены со входами процессора, а выход - со входом аналого-цифрового преобразовател  средних частот, выход которого соединен с четвертым входом блока регистров, входы аналогового коммутатора верхних частот через соответствующие полосовые фильтры верхних частот соединены со входами процессора, а выход - со входом aнaлoгo-цифpoвo o преобразовател  верхних частот, вьцюд которого соединен с п тым входом блока регистров, первый выход блока управлени  преобразователем сигналов соединен с управл ющими входами аналоговых коммутаторов нижних, средних и верхних частот, второй - с управл ющими входами аналого-цифровых преобразователей нижних, средних и верхних частот, третий - с четвертым входом блока пам5гти, а первый вход блока управлени  преобразователем сигналов с первым выходом блока приоритетов, второй выход которого соединен с первым входом блока формировани  адреса, выход которого соединен с п тьте входом блока пам ти, а третий выход блока приоритетов под ключей ко второму входу блока выработки индекса, п тый, шестой и седьмой выходы устройства управлени  подключены соответственно ко входу блока приоритетов, второму входу блока формировани  адреса и второму входу блока управлени  преобразователем сиг налов.

Источники информации, прИП51Тые во внимание при экспертизе

973471310

1,Авторское свидетельство СССРтура многоф5; нкиионального гфоцессора № 382О91, кл. G 06 F 15/34, 1973.на основе быстрого преобразовани 

2.Ефанов В. М., Коршевер И. П.,Фурье.-Автометри ,973, № 3, с. 5--1О Лобастов М. В. и Метушкин Г.Г. Струк- (прототип).

IrHIb-rUn

ЙШЧ

Claims (1)

1. формула изобретения

   Процессор для быстрого преобразования Фурье, содержащий устройство управления, первый выход которого подключен к первому входу арифметического устройства, второй выход - к первому входу блока формирования весовых коэффициентов, третий - к первому входу блока выработки индекса , четвертый - к первому входу блока памяти, второй вход которого подключен к первому выходу блока выработки индекса, второй выход которого подключен ко второму входу блока формирования весовых коэффициентов, выход которого соединен со вторым входом арифметического устройства, третий вход которого соединен с первым выходом блока регистров, а выход - с первым входом блока регистров,второй вхбд которого соединен с выходом блока памяти, а второй выход - с третьим входом блока памяти, отличаюш ийся тем, что, с целью расширения функциональных возможностей за счет обеспечения работы с многоканальной измерительной аппара турой в реальном масштабе времени, в него введены блок приоритетов, блок формирования адреса, преобразователь сигналов, состоящий из блока управления _f преобразователем сигналов, полосовых фильтров нижних частот, полосовых фильтров средних частот, полосовых фильтров верхних частот, аналогового коммутатора нижних частот, аналогового коммутатора средних частот, аналогового коммутатора верхних частот, аналого-цифрового преобразователя нижних частот, аналогоцифрового преобразователя средних частот, аналого-цифрового преобразователя верхних частот, при этом входы аналогового коммутатора нижних частот через соответствующие полосовые фильтры нижних частот соединены со входами процессора, а выход - со входом аналого-цифрового преобразователя нижних частот, выход которого соединен с третьим входом блока регистров, входы аналогового коммутатора средних частот через соответствующие полосовые фильтры средних частот соединены со входами процессора, а выход — со входом аналого-цифрового преобразователя средних частот, выход которого соединен с четвертым входом блока регистров, входы аналогового коммутатора верхних частот через соответствующие полосовые фильтры верхних частот соединены со входами процессора, а выход - со входом аналого-цифровой преобразователя верхних частот, выход которого соединен с пятым входом блока регистров, первый выход блока управления преобразователем сигналов соединен с управляющими входами аналоговых коммутаторов нижних, средних и верхних частот, второй — с управляющими входами аналого-цифровых преобразователей нижних, средних и верхних частот, третий — с четвертым входом блока памяти, а первый вход блока управления преобразователем сигналов с первым выходом блока приоритетов, второй выход которого соединен с первым входом блока формирования адреса, выход которого соединен с пятым входом блока памяти, а третий выход блока приоритетов подключен ко второму входу блока выработки индекса, пятый, шестой и седьмой выходы устройства управления подключены соответственно ко входу блока приоритетов, второму входу блока формирования адреса и второму входу блока управления преобразователем сигналов.