SU726531A1 - Устройство дл управлени прерыванием программ - Google Patents
Устройство дл управлени прерыванием программ Download PDFInfo
- Publication number
- SU726531A1 SU726531A1 SU772533772A SU2533772A SU726531A1 SU 726531 A1 SU726531 A1 SU 726531A1 SU 772533772 A SU772533772 A SU 772533772A SU 2533772 A SU2533772 A SU 2533772A SU 726531 A1 SU726531 A1 SU 726531A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- trigger
- output
- request
- input
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРЕРЫВАНИЕМ ПРОГРАММ
I
Изобретение относитс к области вы числительной техники и может найти применение в вычислительных системах, работающих в реальном масштабе времейи .
Известны устройства i дл управлени прерьшани ми, содержащие схему приоритета, выполйеиную на элементах коммутации, схему сброса, триггеры дл запоминани запросов, триггеры блокироаки , которые при новом поступлении только что обслуженного запроса запрещают, его прием на обработку до завершени обслуживани запросов, ранее прин тых в устройство.
Недостатками данных устройств влйетс больша веро тность несвоевременного обслуживани запросов из-за отсутстви возможности сн ти блокировки при наличии менее приоритетных запросов повторной обработки более приоритет ных запросов.
Кроме того, возможна потер повторН .ЫХ запросов, так как они временно не
фиксируютс за период действи блокировки .
Наиболее близким по технической сущйости к изобретению вл етс устройство
управлени прерыванием программ , содержащее Nj -разр дные регистры прерывйний и блокировки запросов, узел выбора приоритета и элемент ИЛИ. Пр мой выход -го. триггера регистра прерьюйний подключен к -му входу узла выбора приоритета i -и выход кото .рого вл етс i -ым выходом устройства i -и вход гашени которого подклк чен к единичному входу i -го триггера блокировки и кулевому входу i -го триггера регистра прерываний.
Недостатком этого устройства вл етс то что при работе в реальном времени запросы, поступающие на обработку в систему, могут остатьс не обслуженными и тер тьс .
Цель изобретени состоит в сокращении числа необслуженных запросов
Поставленна цепь достигаетс тем, то в предложенное устройство введены егибтр очереди запрсюов, регистр дебло кировки запроса, элемент И и элемент задержки. Пр мой и инверсный выходы 5 I- -го триггера регистра блокировки запросов подключены соответственно к первым единичным входам i -ых триггеров регистра очереди запросов, второй единичный вход которого соединен с i -ым 10 аходом запроса устройства и регистра прерьюаний, соединенного вторым единичКьЩ вхоДбМ с выходом -го элемента ИЛИ, первый аход которого подключен к первому единичному входу i -го триг- |5 гера регистра деблокировки запроса и -му аходу запроса устройства. Второй вход I -го элемента ИЛИ соединен со вторым единичным аходом i -го триггера регистра деблокировки запроса иО пр мым выходом i -го Триггера регистра очереди запросов, первый и вторые йулевые входы которого, соединенные соответственно с первым и вторым нулевьпут входами i -го триггера регистра деблокировки запроса, подключены Соответственно через элемент задержки к выходу элемента И и i -му выходу узла в ыбора приоритета. Первый и второй нулевые входы i -го триггера регист- 30 ра блокировки запросов соединены соответственно с пр мым выходом i -го триггера регистра деблокировки запроса и выходом элемента И, аходы которого подключены к инверсным.выходам триг- 35 геров регистра прерываний ( 1N ),
На чертеже показана структурна схема устройства,
Оно содержит триггеры 1 регистра прерьюаний, узел 2 выбора приоритета, 40 триггеры 3 регистра блокировки запросов , триггер 4 регистра очереди запросов , триггер 5 регистра деблокировки запроса, элементы ИЛИ 6 и 7, элемент И 8, элемент 9 задержки, входы 10 и 45 11 запросов-ВХОДЫ 12 и 13 гашени и выходы 14 и 15.
Устройство работает следующим образом .
Запросы на прерывание по входам 12 SO и 13 суг источников прерьшаНИН поступают через элементы ИЛИ 6 и 7 на триггеры 1, кудазаписываютс при наличии попожйтепьного уровн напр жени на соот- , ветствутощем инверсном выходе триггера 55 Зф ЗапрсЛы прерыватш с пр мых выходов триггера 1 поступают на узел 2 выбора npHqpHTSTa, который выбирает из множества
присутствующих на его входах запрос с наивысшим приоритетом.
После обслуживани запроса вычислительна система по аходам 12 и 13 устанавли)вает в нулевое состо ние соответствующий разр д триггера 1 и одновременно в единичное состо ние соответствующий разр д триггера 3, Таким образом, на инверсном выходе соответствующего триггера 3 по вл етс низкий уровень напр жени , блокирующий/запись запросов на одноименный триггер 1, а по вившийс высокий уровень напр жени на пр мом выходе этого триггера 3 снимает блокировку с триггера 4 одноименного разр да. В результате с приходом запроса, обработка которого была проведена , он записываетс в триггер 4 регистра очереди запросов.
Высокий уровень напр жени с выхода триггера 4 подготавливает запись данного запроса на триггер 5 одноименного разр да, на который он будет записан при повторном требовании прерывани от Вычислительной системы по данному запросу. При по влении такого требовани триггер 5 устанавливаетс в единичное состо ние. При этом передним фронтом положительного уровн с выхода, триггера 5 устанавливаетс в нулевое состо ние триггер 3 одноименного разр да регистра блокировки запросов и, снимаетс блокировка с триггера 1, куда переписан запрос прерьшани с триггера
В результате эти.х действий запрос прерывани обработан в соответствии со своим приоритетом до окончани обработ ки менее приоритетных запросов, присутствующих На триггерах 1 регистра прерываний . При по влении этого запроса пре- рьтани на выходе узла 2 выбора приоритета передним положительным фронтом устанавливаютс в нулевое состо ние триггеры 4 и 5. Если повторных требований прерывани нет ДО окончани обработки всех запросов, присутствующи.х на триггерах 1, то передним фронтом с выходи элемента И 8 сбрасьгоаетс все триггеры 3 регистра блокировки, которые разрешаю запись в триггере 1 содержимого триггеров 4 регистра очереди. Затем через , элемент задержки триггеры 4 и 5 сбрасываютс , а с выхода триггера 1 на узел 2 поступает запрос на прерывание программы , ранее хранившийс в регистре очереди запросов.
Claims (2)
- Таким образом, устройство осуществл ет обработку поступающих запросов. задержива ax в регистре очереди, что исключает к потерю. Формула изобретени Устройство дл управлени прерьюанием программ, содержащее М -разр дные регистры прерываний и блокировки запросов, узел выбора приоритета и элемент ИЛИ, причем пр мой выход V-го триггера регистра прерываний подключен к, -му входу узла вьйора приоритета, i -и выход которого вл ет с 1 -ым выходом устройства, -и. В.ХОД гашени к:оторого подключен к единичному входу ( -го триггера регис ра блокировки и нулевому входу -го триггера регистра прерываний, отличающеес тем, что, с целью уменьшени числа необслуженных запросов , в устройство введены регистр очереди запросов, регистр деблокировки запроса , элемент И и элемент задержки, причём пр мой и инверсный выходы -г триггера регистра блокировки запросов подключены соответственно к первым единичным входам -ых триггеров регистра очереди запросов, второй единичный вход которого соединен с -ым выходом запроса устройства и регистра .прерьшаний, соединенного вторым единичным входом с выходом I -го элемента ИЛИ, первый вход которого подключен к первому единичному входу i -го триггера регистра деблокировки запроса и I -му входу запроса устройства, второй, вход V-ro элемента ИЛИ соединен со вторым единичным входом i -го триггера регистра деблокировки запроса и пр мым выходом i -го триггера регийтра очереди запросов, первый и вторые нулевые входы которого, соединенные соответственно с первым и BTOpbiM нулевыми входами I -г.о триггера регистра деблокировки запроса, подключены соответственно через элемент задержки к выходу элемента И и i -му выходу узла выбора приоритета, первый и второй нулевые входы I -го триггера регистра блокировки запросов соединены соответственно с пр мым выходом i -ГО триггера регистра деблокировки запроса и выходом элемента И, входы которого подключены к инверсным выходам триггеров регистра прерываний. Источники информации, прин тые во внимание при экспертизе 1.Патент ФРГ № 2337159, кл. ia06F 9/18, опубл. 1976.
- 2.Авторское свидетельство СССР по за вке № 2437574/18-24, кл. G Об F 9/18, ОЗ.О1.77 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772533772A SU726531A1 (ru) | 1977-10-10 | 1977-10-10 | Устройство дл управлени прерыванием программ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772533772A SU726531A1 (ru) | 1977-10-10 | 1977-10-10 | Устройство дл управлени прерыванием программ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU726531A1 true SU726531A1 (ru) | 1980-04-05 |
Family
ID=20728894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772533772A SU726531A1 (ru) | 1977-10-10 | 1977-10-10 | Устройство дл управлени прерыванием программ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU726531A1 (ru) |
-
1977
- 1977-10-10 SU SU772533772A patent/SU726531A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3242467A (en) | Temporary storage register | |
US8015565B2 (en) | Preventing livelocks in processor selection of load requests | |
WO2017092603A1 (zh) | 一种数据传递方法和设备 | |
SU726531A1 (ru) | Устройство дл управлени прерыванием программ | |
US3668646A (en) | Method of controlling jumps to different programs in a computer working in real time | |
SU978150A1 (ru) | Устройство дл управлени прерыванием программ | |
SU826355A1 (ru) | Многоканальное устройство приоритета | |
GB2030331A (en) | Real-time Data Processing System for Processing Time Period Commands | |
SU924710A2 (ru) | Устройство дл прерывани программ | |
US6321312B1 (en) | System and method for controlling peripheral device memory access in a data processing system | |
JPS6125249A (ja) | 排他制御方式 | |
SU1508226A1 (ru) | Устройство дл распределени задач в вычислительной системе | |
SU641436A1 (ru) | Устройство дл управлени каналами | |
SU1619287A1 (ru) | Многоканальное устройство дл распределени заданий процессорам | |
SU1524051A2 (ru) | Устройство динамического приоритета | |
SU739534A1 (ru) | Устройство дл прерывани программ | |
SU1045228A1 (ru) | Устройство дл управлени обслуживанием запросов | |
SU660050A1 (ru) | Устройство дл управлени прерыванием программ | |
SU645158A1 (ru) | Устройство дл прерывани программ | |
SU1383387A2 (ru) | Устройство дл определени кратчайшего пути автономного транспортного робота | |
RU2041488C1 (ru) | Устройство для решения задачи анализа работы систем массового обслуживания | |
JPH064320A (ja) | タイマ管理方式 | |
SU1282124A1 (ru) | Устройство дл обработки прерываний | |
SU1179340A1 (ru) | Устройство дл распределени заданий | |
SU702377A1 (ru) | Устройство дл прерывани программ |