SU720769A1 - Device for handling signals with amplitude-phase modulation - Google Patents
Device for handling signals with amplitude-phase modulation Download PDFInfo
- Publication number
- SU720769A1 SU720769A1 SU782671196A SU2671196A SU720769A1 SU 720769 A1 SU720769 A1 SU 720769A1 SU 782671196 A SU782671196 A SU 782671196A SU 2671196 A SU2671196 A SU 2671196A SU 720769 A1 SU720769 A1 SU 720769A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- generator
- input
- demodulator
- control input
- Prior art date
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
(54) УСТРОЙСТВО ОБРАБОТКИ СИГНАЛОВ С АМПЛИТУДНО-ФАЗОВОЙ(54) DEVICE FOR PROCESSING SIGNALS WITH AMPLITUDE-PHASE
МОДУЛЯЦИЕЙModulation
етединен с выходом (Первогсг р рйЛ емого генератора. При этом фильтр сигнала коррекции выполнен в виде многоотводной линии задержки, к отводам которой, подключен весовой сумматор. 1This is connected to the output (First Generator Generator. In this case, the correction signal filter is designed as a multi-drop delay line, to whose outlets the weight adder is connected. 1
На чертеже изображена структурна эпектрйтёсёа схема предложенного устройства. Схема устройства содержит к6 ррёкт6р 1, блок 2 распознавани , генератор 3 оШибок, первый демодул тор 4, первый управл емый генератор 5, второй демодул тор 6, фильтр 7 низкой частоты, аналого-цифровой преобразователь 8, фильтр 9 сигнала коррекции, перемножитель 10, второй управл емый генератор 11,. элемент 12 задё ржк11и модул тор 13. Фильтр 9 сигнала коррекции содержит многоотводную линию 14 задержки и весовой сумматор 15,.The drawing shows a structural layout of the proposed device. The device circuit contains k6 keyboard 6p 1, recognition unit 2, oscillator 3, first demodulator 4, first controlled generator 5, second demodulator 6, low frequency filter 7, analog-to-digital converter 8, correction signal filter 9, multiplier 10, second controlled oscillator 11 ,. element 12 of the rear ryk11i modulator 13. The filter 9 of the correction signal contains a multi-split delay line 14 and a weight adder 15 ,.
Устройство работает следующим образом. Сигнал из канала св зи поступает на вход второго демодул тора 6, осушестш ющего ; Г1реобра:зрвание сигнала в низкочастотную область . Фильтр 7 низкой чаШЖЩЙЙлйет вьгсркие частоты. Аналого-цифровой преобразователь 8 оцифровывает сигнал в дискретш 1ё 1СГ6ШНТЫ времени, определ 1ейые тактовой частотой. С вь1хода аналого-Шфрбйого преобразовател 8 сигнал через корректор 1 И первый демодул тор 4 поступает на блок 2 раШоэнава№ ,даБидай (ШШ - Ш дданнЬго сигнала. На з равл ющий В1Хбдпёрвр1го демодул тора 4 поступает сйгйал управлени , компенсирующий сдвиг частот в канале св зи , BbjsBaHHbiH взаимной нестабильностью генераторов на приемной и передающих станци х и другими пританами.The device works as follows. The signal from the communication channel is fed to the input of the second demodulator 6, which is drying; G1 rebrain: the signal is visible in the low-frequency region. Filter 7 low frequency HIGH FREQUENCY. Analog-to-digital converter 8 digitizes the signal to a discrete time of 1 × 1 × 6 –S of the time, determined by the first clock frequency. From the analog output of the converter 8, the signal through the corrector 1 and the first demodulator 4 is fed to the block 2 of the POWERING program, yes the BIDAY (SH – Sh dannogo signal. , BbjsBaHHbiH mutual instability of the generators at the receiving and transmitting stations and other pritany.
Генератор 3 ошибок из чётКУрёХ ШГналов, поступающих на его входы, формирует два сигнала. Первый сигнал дл упртпёш фазой несущей, а второй сигнал дй управлени корректором 1 и дл настройки фазы такта.The generator of 3 errors from chetyreh shGnalov arriving at its inputs generates two signals. The first signal is for controlling the carrier phase, and the second signal is for controlling the corrector 1 and for adjusting the phase of the clock.
СйгрЛ с вь1хода корректора 1 nSef MBTf та фийьтр 9 сигнала коррёкдайГС 1Шбда фильтра 9 сигнала коррекции СйГйай поступает йа пёрёмножитель 10, где он перемножаетс с первым сигналом генератора 3 ошибок , задержанным на три таета на лементе 12 задержки. На выходе ёремножител 10 образуетс сигнал, соответствующий градиенту от критери по такту. Этот сигнал поступает на второй управл ёмь 1Й7гён |рат6р 11, где формируетс сигнал, соотвётстеующий моменту считыва1ш в аналого-цифровом преобразователе 8, т.е. фазе тактовой частоты., Фильтр 9 сйгШ1а кор:рёк1Ш1 ИпШнен в виде многоотводной линии 14 задержки, кSigr from the corrector 1 nSef MBTf and fiyr 9 of the signal of the corrector GDS 1 of the filter 9 of the correction signal SIGGay comes to a multiplier 10, where it is multiplied with the first signal of the 3 error generator, delayed by three melts on the delay 12 element. At the output of the breeder 10, a signal is generated that corresponds to the gradient of the criterion of tact. This signal arrives at the second control 1G7gon | rat6p 11, where a signal is formed that corresponds to the moment of reading in the analog-digital converter 8, i.e. the phase of the clock frequency., Filter 9 СИГШ1а кор: рёк1Ш1 ИПШнен as a multi-drop line 14 delay, к
720769 4720769 4
отводам которой подключен весовой сумматор 15. Количество отводов мнйгоотводной линии 14 задержки достаточно вз ть равным 5 или 7. При зтом веса .весового сумматора 15 выбираютс пропорционально членам р да .... -1/3, 1/2, -1,0,1, -1/2, 1/3.the taps of which are connected to the weight adder 15. The number of taps of the lateral delay line 14 is sufficient to take 5 or 7. At this weight, the weight adder 15 is proportional to the members of the row yes ... -1/3, 1/2, -1,0 , 1, -1/2, 1/3.
Устройство осуществл ет совместную оптилр1зацию несущего колебани , фазы тактовой последовательности и коррекции межсимволь о ных искажений, что првь1щает помехоустойчивость принимаемого сигнала и увеличивает .скорость передачи информации.The device performs a joint opti- lization of the carrier oscillation, the phase of the clock sequence and the correction of intersymbol distortions, which leads to the noise immunity of the received signal and increases the speed of information transmission.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782671196A SU720769A1 (en) | 1978-09-29 | 1978-09-29 | Device for handling signals with amplitude-phase modulation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782671196A SU720769A1 (en) | 1978-09-29 | 1978-09-29 | Device for handling signals with amplitude-phase modulation |
Publications (1)
Publication Number | Publication Date |
---|---|
SU720769A1 true SU720769A1 (en) | 1980-03-05 |
Family
ID=20788155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782671196A SU720769A1 (en) | 1978-09-29 | 1978-09-29 | Device for handling signals with amplitude-phase modulation |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU720769A1 (en) |
-
1978
- 1978-09-29 SU SU782671196A patent/SU720769A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4669092A (en) | Arrangement for receiving digital data comprising an arrangement for adaptive timing recovery | |
JPH08116292A (en) | Device for use in equipment that provide digital radio link between fixed station and mobile radio unit | |
EP0055922A1 (en) | Adaptive equalizer for quadrature amplitude modulation | |
US5276711A (en) | Receiver for a data signal which includes data symbols occurring at a given Baud rate | |
IE50470B1 (en) | A phase noise correction circuit for a data transmission system | |
US4638495A (en) | Automatic adaptive equalizer | |
SU720769A1 (en) | Device for handling signals with amplitude-phase modulation | |
PT79396A (en) | DEVICE FOR CORRECTING ECHOS IN DIGITAL TRANSMISSION, IN PARTICULAR FOR A DATA BROADCASTING SYSTEM | |
JP2785858B2 (en) | Receiving method using high-speed adaptive filter | |
US4949357A (en) | Synchronizing circuit for offset quaternary phase shift keying | |
US4041418A (en) | Equalizer for partial response signals | |
CA1292520C (en) | Jitter-invariant switched capacitor pulse shaper | |
WO2001059980A1 (en) | Dtse at less than two complex samples per symbol | |
JPH0142537B2 (en) | ||
US5162762A (en) | Phase-lock loop with adaptive scaling element | |
JPH07154247A (en) | Digital phase-locked loop filter | |
RU2115252C1 (en) | Clock phase detector | |
US4136287A (en) | Input phase modulation correction for charge-transfer-device analog shift registers | |
JP2511157B2 (en) | Automatic equalizer | |
SU1427580A1 (en) | Adaptive corrector of inter-symbol interference | |
JPS57107661A (en) | Reception synchronism system for training signal | |
SU580652A1 (en) | Device for correcting phase distortions | |
RU545U1 (en) | Carrier Sync Device | |
JPS6310613B2 (en) | ||
SU1392629A1 (en) | Digital signal receiver |