SU1392629A1 - Digital signal receiver - Google Patents
Digital signal receiver Download PDFInfo
- Publication number
- SU1392629A1 SU1392629A1 SU864089072A SU4089072A SU1392629A1 SU 1392629 A1 SU1392629 A1 SU 1392629A1 SU 864089072 A SU864089072 A SU 864089072A SU 4089072 A SU4089072 A SU 4089072A SU 1392629 A1 SU1392629 A1 SU 1392629A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- signal
- level
- demodulation
- outputs
- Prior art date
Links
Landscapes
- Noise Elimination (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Изобретение относитс к электросв зи . Цель изобретени - повьшение помехоустойчивости. Устр-во содержит блок 1 вычислени ошибок, усилитель 2 с АРУ, фазовращатель 3, АЦП 4, адаптивный корректор 5, блок 7 демог дул ции и компенсации фазы, регаающий блок 8, декодер 9, Введен блок 6 регулировани уровн , состо щий из двух сумматоров и четырех умножителей. Усилитель 2 осуществл ет АРУ по величине средней мощности сигнала. Однако эта регулировка не обеспечивает точного отслеживани уровн , т.к. средн мощность входного сигнала неоднозначно определ ет номинальный уровень сигнала на выходе блока 7. Фазовращатель 3 представл ет собой преобразователь Гильберта и служит дл формировани двух ортогональных сигналов (подканалы R и Q). Сигнал с AHJI4 поступает на корректор 5, в к-ром осуществл етс коррекци межсимвольной интерференции. Откорректированный сигнал поступает на блок 6, осуществл ющий точную регулировку уровн сигнала. В блоке 7 осутцествл - етс подстройка несущего колебани путем формировани координатных осей в соответствии с принимаемым сигна.-- лом. 2 ил. с (ЛThe invention relates to telecommunications. The purpose of the invention is to improve noise immunity. The device contains an error calculation block 1, an AGC amplifier 2, a phase shifter 3, an ADC 4, an adaptive equalizer 5, a demultiplication and phase compensation block 7, a block 8, a decoder 9, a level adjustment block 6 is inserted adders and four multipliers. The amplifier 2 performs AGC based on the average signal power. However, this adjustment does not provide accurate level tracking, since The average power of the input signal ambiguously determines the nominal level of the signal at the output of block 7. Phaser 3 is a Hilbert converter and serves to generate two orthogonal signals (subchannels R and Q). The signal from AHJI4 is fed to the equalizer 5, in which the intersymbol interference is corrected. The corrected signal arrives at block 6, which performs fine adjustment of the signal level. In block 7, the disturbance of the carrier oscillation is determined by forming the coordinate axes in accordance with the received signal. 2 Il. with (L
Description
dtixoddtixod
СО СО 1чЭ Ot) KD СОCO CO 1chE Ot) KD CO
Изобретение относитс к электросв зи и другим област м, св занным с приемом сигналов данных, передаваемых по каналам св зи.The invention relates to telecommunications and other areas associated with the reception of data signals transmitted over communication channels.
Цель изобретени - повышение помехоустойчивости .The purpose of the invention is to improve noise immunity.
На фиг. изображена структурна электрическа схема предложенного устройства; на фиг.2 - структурна электричоска схема блока регулировани уровн „FIG. depicts a structural electrical circuit of the proposed device; FIG. 2 shows a structural electric circuit of a level adjustment block “
Цифровое устройство приема сигналов содержит блок вычислени ошибок , усилитель 2 с автоматической регулировкой усилени (АРУ), фазовращатель 3, аналого-цифровой преобразователь А, адаптивный корректор 5, блок 6 регулировани урсзвн , блок 7 демодул ции и компенсации фазы, решающий блок 8,декодер 9. Нлок 6 состоит из,первого 10 и второго II сумматоров , первого 12, второго 13,The digital device for receiving signals contains an error calculator, an amplifier 2 with automatic gain control (AGC), a phase shifter 3, an analog-digital converter A, an adaptive equalizer 5, an ultrasonic adjustment unit 6, a phase demodulation and phase compensation unit 7, a decisive block 8, a decoder 9. Nlock 6 consists of the first 10 and second II adders, the first 12, the second 13,
третьего 14 и четвертого 15 умножителе и.third 14 and fourth 15 multiplier and.
Цифровое устройство работает следующим образом.The digital device operates as follows.
Принимаемый сигнал с входа поступает на усилитель 2, который осуществл ет автоматическую регулировку усилени по величине средней мо1цност сигнала на его выходе. Однако регулировка по средней мощности не обеспечивает точного отслеживани уровн Так как средн мощность входного сигнала неоднозначно определ ет номинальный уровень сигнала на выходе блока 7 демодул ции и компенсации фаThe received signal from the input is fed to the amplifier 2, which automatically adjusts the gain according to the average value of the signal at its output. However, the average power adjustment does not provide accurate level tracking. Since the average input power does not ambiguously determine the nominal level of the signal at the output of the demodulation and compensation unit 7
Сигнал с выхода усилител 2 с АРУ непосредственно и через фазовращатель 3 поступает на аналого-цифровой преобразователь 4. Фазовращатель 3 представл ет собой преобразователь Гильберта и служит дл формироватш двух ортогональньЕХ сигналов (подкана лы R и Q).The output signal from amplifier 2 with AGC directly and through phase shifter 3 is fed to analog-to-digital converter 4. Phaser 3 is a Hilbert converter and serves to form two orthogonal signals (subchannels R and Q).
Сигналы в цифровом виде с выхода аналого-цифрового преобразовател 4 поступает на адаптивный корректор 5, в котором осутдестпл етс коррекци межсимвольной интерференции (МСИ/. Откорректированный сигнал Y. поступает на блок 6, осутцествл ющий точную регулировку уровн сигнала. При этом сигнал / на выходе блока 6 регули- ровани уровн равенSignals in digital form from the output of analog-to-digital converter 4 are fed to an adaptive equalizer 5, in which intersymbol interference correction is missing (MCI /. The corrected signal Y. arrives at block 6, which doesn’t have a precise adjustment of the signal level. The signal / output level control unit 6 is equal to
Z i- K.Y,,Z i- K.Y ,,
В блоке 7 демодул ции и компенсации фазы осуществл етс подстройка несущего колебани путем формировани координатных осей в соответствии с принимаемым сигнапом. Сигнал V. на выходе блока 7 демодул ции и компеН сации фазы имеет видIn block 7 of demodulation and phase compensation, the carrier oscillation is adjusted by forming the coordinate axes in accordance with the received signal. The signal V. at the output of block 7 of demodulation and phase phase computation is
V, /.,еV, /.,
),),
где Cf - угол изменени фазы несущего колебани .where Cf is the angle of change of the phase of the carrier oscillation.
В решающем блоке 8 в соответствии с используемым пространством сигнала формируютс оценки принимаемого сигнала V., на основании которых декодер 9 в соответствии с манипул цион- ным кодом восстанавливает информаци онную последовательность а,, котора затем поступает на выход.In decision block 8, estimates of the received signal V are formed in accordance with the used signal space, on the basis of which the decoder 9 in accordance with the manipulation code reconstructs the information sequence a, which then goes to the output.
Таким образом, в задачу решающего блока 8 входит выделение соответстви сигнала V. на выходе блока 7 демоду л ции и компенсации фазы эталонному значению V. . Под соответствием понимаетс близость (в смысле среднеквадратичного рассто ни ) между V; и V,-.Thus, the task of the decision block 8 includes the allocation of the correspondence of the signal V. at the output of the block 7 of demodulation and phase compensation to the reference value V.. By correspondence is meant the proximity (in the sense of the mean square distance) between V; and V, -.
В блоке 1 вычислени ошибок форми- руютс сигналы fj, соответствующие отклонению откорректированного сигнала V, от эталонного значени Vj, необходимые дл формировани сигналов управлени работой адаптивного корректора 5, блоков 6 и 7, по правилуIn block 1 for calculating errors, signals fj are formed, corresponding to the deviation of the corrected signal V, from the reference value Vj, necessary for generating signals to control the operation of the adaptive corrector 5, blocks 6 and 7, according to the rule
е. V, - Vj .e. V, - Vj.
Адаптивный корректор 5 может осуществл ть коррекцию МСИ по следую- щему алгоритму:Adaptive corrector 5 can correct the ISI according to the following algorithm:
((
J где СJ where C
..-е,..- e
+ /3, е+ / 3, e
J Ч - комплексный коэффициент передачи j-ro отвода корректора в i-й момент времени , /1( - посто нна коррекци ,J H - the complex transfer coefficient j-ro of the offset of the corrector at the i-th time instant, / 1 (- constant correction
вектор ошибки, приведенный к исходным координатным ос м.error vector, reduced to the original coordinate axis.
,-((, - ((
Блок 6 осуществл ет слежение за изменением уровн сигнала в соответствии с алгоритмомBlock 6 monitors the signal level change in accordance with the algorithm.
, К, -н -1, Б,( е.у.),, K, -n -1, B, (E. u.),
где й - посто нна регулировани .where d is constant regulation.
Компенсаци фазы в блоке 7 демодул ции и компенсации фазы осу1цествPhase compensation in block 7 of demodulation and compensation of phases
где К; - коэффициент передачи блока 6, л етс по алгоритму where K; - block transfer coefficient 6, is by algorithm
,.,-,-,, ,., -, - ,,
l--or l - or
где. 9; 1„(е -Vj; 7 I j посто нные регулировани .Where. 9; 1 „(e -Vj; 7 I j constant adjustments.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864089072A SU1392629A1 (en) | 1986-07-07 | 1986-07-07 | Digital signal receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864089072A SU1392629A1 (en) | 1986-07-07 | 1986-07-07 | Digital signal receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1392629A1 true SU1392629A1 (en) | 1988-04-30 |
Family
ID=21245826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864089072A SU1392629A1 (en) | 1986-07-07 | 1986-07-07 | Digital signal receiver |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1392629A1 (en) |
-
1986
- 1986-07-07 SU SU864089072A patent/SU1392629A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 832731, кл. Н 04 В 1/10, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3201768B2 (en) | Adaptive phase locked loop | |
US4048572A (en) | Adaptive correction of phase errors in noncoherent demodulation of carrier asymmetrically modulated with digital signals | |
US4097807A (en) | Automatic equalizing method and system | |
US20070172001A1 (en) | Demodulation circuit and demodulation method | |
US4035735A (en) | Demodulator comprising a phase shift circuit for controlling outputs of an automatic equalizer | |
JP4584668B2 (en) | Automatic gain control circuit and method | |
US6873279B2 (en) | Adaptive decision slicer | |
GB2336260A (en) | Gain control in a CDMA receiver in which, if the deviation is greater than a set amount, the feedback is adjusted to increase the speed of convergence | |
US6477215B1 (en) | Sampling control loop for a receiver for digitally transmitted signals | |
US4047153A (en) | Statistical data detection method and apparatus | |
US10523229B2 (en) | Phase adjustment for interleaved analog to digital converters | |
SU1392629A1 (en) | Digital signal receiver | |
US4646325A (en) | Index decoder for digital modems | |
US6463106B1 (en) | Receiver with adaptive processing | |
US4041418A (en) | Equalizer for partial response signals | |
KR100322865B1 (en) | Receiver for adjusting sync levels in vsb system | |
JPH0681162B2 (en) | Data judgment circuit | |
JP2518690B2 (en) | Transversal filter control circuit | |
JPH066400A (en) | Bit likelihood arithmetic unit | |
JPH0691563B2 (en) | Effective area judgment signal generation circuit | |
JPS6010818A (en) | Automatic equalizing system | |
WO1999003241A2 (en) | Data slicing using n previously decoded symbols | |
JP2608645B2 (en) | Demodulator | |
JPS6111494B2 (en) | ||
SU1234991A1 (en) | Device for converting signals |