SU708369A1 - Устройство дл моделировани адаптивного нейрона - Google Patents

Устройство дл моделировани адаптивного нейрона Download PDF

Info

Publication number
SU708369A1
SU708369A1 SU772520500A SU2520500A SU708369A1 SU 708369 A1 SU708369 A1 SU 708369A1 SU 772520500 A SU772520500 A SU 772520500A SU 2520500 A SU2520500 A SU 2520500A SU 708369 A1 SU708369 A1 SU 708369A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
integrator
neuron
adder
Prior art date
Application number
SU772520500A
Other languages
English (en)
Inventor
Юрий Викторович Чернухин
Геннадий Анатольевич Галуев
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU772520500A priority Critical patent/SU708369A1/ru
Application granted granted Critical
Publication of SU708369A1 publication Critical patent/SU708369A1/ru

Links

Landscapes

  • Feedback Control In General (AREA)

Description

Изобретение относитс  к области бионики и вычислительной техники и может быть использовано в качестве элемента адаптивных нейро.нных. сетей дл  моделировани  биологических процессов в устройствах распознавани  образов. Известно устройство дл  моделировани  адаптивного нейрона,содержащее блоки моделировани  синапса,аддитивный сумматор, схему сравнени , преобразователь напр жени  в частоту блок управлени  синапсом, формирователь выходных сигналов, блок формиро вани  порога, блок управлени ,резистивным элементом, наход щимс  в блоке моделировани  синапса, цепь адаптации по выходному сигналу,- содержащую первый интегратор, источник пита ни  и цепь, моделирующую увеличение активности нейроноподобного элемента в зависимости от частоты его возбуждени , построенную на первом и втором интеграторах 11. Однако устройства, основанные на элементах аналоговой техники, имеют малую стабильность параметров. Наиболее близким техническим решением к предложенному изобретению  вл етс  устройство дл  моделировани нейрона, содержащее блок суммировани  синаптических весов, первые п входов которого  вл ютс  входами устройства, выход блока суммировани  синаптических весов соединенн с входом переменной интегрировани  первого цифрового интегратора, выход которого подключен к первому входу первого сумматора, второй вход которого соединен с выходом второго цифрового интегратора, вход переменной интегрировани  которого подключен к выходутретьего цифрового интегратора, вход подынтегральной функции которого подключен к выходу первого сумматора 2. Недостатком известного устройства  вл етс  невозможность моделировать различные свойства адаптивных ней зонов . Цель изобретени  - повышение точности моделировани . Указанна  цель достигаетс  тем, что в него введены второй и третий сумматор, цифровые интеграторы и блок сравнени , выход первого сумматора подключен к первому входу вто- . рого сумматора, выход которого соединен с входом подынтегральной функции четвертого цифрового интегратора , выход которого подключен к входу. блока сравнени , выход которого  вл етс  выходом устройства и соединен с входом переменной интегрировани  ПЯТС5ГО цифрового интегратора, выход которого подключен к первому входу третьего сумматора, второй вход которого соединен с выходом шестого цифрового интегратора, вход переменной интегрировани  которого соединен с выходом седьмого цифрового интегратора , вход подынтегральной функ ции которого подключен к пр мому выходу третьего сумматора, инверсный выход которого соединен с вторым вхо дом второго сумматора, выход восьмого ЦИФРОВОГО) интегратора подключен к третьему входу третьего суглматора четвертый вход которого соединен с выходом дев того цифрового интегратора , вход перменной интегрировани  которого подключен к выходу третьего цифрового интегратора, входы переманной интегрировани  третьего, четвертого , седьмого и восьмого цифровых интеграторов подключены к одному управл ющему входу устройства, вторые и входов блока суммировани  синаптических весов и входы подынт.ег ральной функции первого, второго, литого, шестого, восьмого и дев- тогр цифровых интеграторов соединены с другими управл ющими входами устройс ва соответственно. Схема устройства представлена на чертеже, VcTpoflcTiBo содержит Я входов 1,, 1 , подклю.ченных к входу блока сум мировани  синаптических весов 2, ко рый имеет специальные входы 3, ... 3 управл ющие изменением синапти ческих весов, первый цифровой интег ратор 4, вход подынтегральной функции которого подключен к специально му входу 6, управл ющему изменением беса пространственного суммировани  первый сумматор 6; второй цифровой интегратор 7, вход подынтегральной функции которого подключен к специальному входу 8, управл ющему изменением длительности временирто сум-, мировани ; третий цифровой-интегратор 9, вход переменной интегрироваНИИ которого подключен к специальному входу 10, управл ющему изменением длительности периода возбуждени ; второй и третий сумматоры 11 и 12; четвертый цифровой интегратор 1 схему сравнени  14, выход которой  вл етс  выходом 15 устройства; п  тый цифровой интегратор 16, вход подынтегральной функции которого под . ключей к специальному входу 17, управл ющему изменением веса порогевой добавки при адаптации по выходу; шестой цифровой интегратор 18, вход -подынтегральной функции которо го подключен к специальному входу 1 управл ющему изменением длительноети периода адаптации; седьмой цифровой интегратор 20; восьмой цифровой интегратор 21, вход подынтегральной функции которого подключен к специальному входу 22, управл ющему изменением порога; дев тый цифровой интегратор 23, вход подынтегральной: функции которого подключен к специальноJMy входу 24, управл ющему изменением веса пороговой добавки при адаптации по входу, Дл  задани  режима функционировани  устройства на специальные входы 3, ... 3 j весового сумматора, а также на специальные входы 5, 8, 17, 19, 22 и 24, подключенные к входам регистров подынтегральных функций цифровых интеграторов 4, 7, 16, 18, 21 и 23i подаютс  соответствующие значени  синаптических весов, веса пространственного суммировани , длительности временного суммировани , веса пороговой добавки при адаптации по выходу, длительности периода адаптации, порога и веса пороговой добавки при адаптации по входу. После этого на специальный вход 10 подаютс  значени  длительности периода возбуждени , причем.если задать значение веса пороговой добавки при адаптации по входу равным нулю, то данное устройство будет  вл тьс  моделью нейрона адаптивного по выходу. Если задать равным нулю значение веса пороговой добавки при адаптации по выходу, то данное устройство будет представл ть собой модель нейрона адаптивного по входу. Если оба указанных параметра отличны от нул , то устройство  вл етс  моделью нейрона адаптивного и по входу, и по выходу. При равенстве нулю обоих указанных параметров устройство работает в режиме неадаптивного нейрона . С момента подачи на специальный вход 10 значений длительности периода возбуждени  устройство готово к приему входных сигналов, поступающих с выходов других устройству объединенных с данным в нейропрдобную сеть, либо от датчиков информации, моделирующих рецепторные нейроны. Входные сигналы через входы 1 . .. 1 f., поступссют на входы весового сумматора 2, в котором эти сигналы суммируютс  с учетом заданного дл  каждого входа синаптического веса. Полученна  сумма с выхода сумматора 2 поступает на вход переменной интегрировани  интегратора 4, в котором эта сумма умножаетс  на соответствующее значение веса пространственного суммировани , записанное в регистре подынтегральной функции этого интегратора, и передаетс  на первый вход сумматора 6. В этот же момент времени значение результата временного суммировани , полученное на предыдущем шаге (на .первом шаге оно равно нулю) и хран щеес  в регистре подынтегральной функции интегратора 9, умножаетс  в нем на значение.длительности периода возбуждени  (подаваемое с специального входа 10) и поступает на вход пе- g ременной интегрировани  интегратора 7, в котором дополнительно умножаетс  на значение длительности временного суммировани  (записанное в регистре подынтегральной функции Q интегратора 7) и подаетс  на второй вход сумматора б. Значение результата временного суммировани , полученное на предыдущем шаге и умноженное в интеграторе 9 на значение длительности периода возбуждени  в данном шаге, поступает, кроме того, на вход переменной интегрировани  интегратора 23, в котором умножаетс  на значение веса пороговой добавки при адаптации по входу и получен- 20 ное произведение подаетс  на четвертый вход сумматора 12, на третий вход которого с выхода интегратора 21 поступает произведение значений порога (хран щеес  в регистре подын- 25 тегральной функции интегратора 21) и длительности периода возбуждени  (подаваемое с специального входа 10). В этот же момент времени текущее значение порога, полученное на пре- ЗО дыдущем шаге (на первом шаге оно равно нулю) и хран щеес  в регистре подынтегральной функции интегратора 20 умножаетс  в нем на значение длительности периода-возбуждени  (задаваемое со специального входа 10) и поступает на вход переменной интегрировани  интегратора 18, в котором дополнительно умножаетс  на значение длительности периода адаптации (хран щеес  в регистре 0 подынтегральной функции этого интегг ратора) и передаетс  на второй вход сумматора 12. Одновременно с сигналами , пришедшими на второй и третий, и че- вертый входы сумматора 12, на 45 его первый вход с выхода интегратора 16 поступает значение пороговой добавки при адаптации по выходу, полученное в интеграторе 16 в результате умножени  выходной величины (пос- 50 тупающее на вход переменной интегрировани  этого интегратора с выхода 15 модели) на значение веса пороговой добавки при адаптации по выходу (хран щеес  в регистре подынтеграль- re ной функции интегратора 16). Результаты суммировани , полученные в сумматорах 6 и 12, поступают на первый и второй входы сумматора 11, в котором они дополнительно суммируютс , и полученна  сумма передаетс  на вход подынтегральной функции интегратора 13. В интеграторе 13, поступивша  сумма умножаетс  на значение длительности периода возбуждени .и полученное произведение поступает на вход 65 сх нив ден с  вед вых «оп но 9 гд ным пол вых опи нос Ес ным ад вет ных ы сравнени  14, в которой срав етс  с нулем. Если это произвее больше нул , то оно по вл ета выходе 15 модели. Если произние отрицательное, то cHrHaji на де 15 модели отсутствует. роцессы, происход щие в модели, ываютс  следующей системой разных уравнений: -Vu-o - P-i -i - a®ti-0 -b-® b Ci-o l wxi )(Hi-),C i-©il -b} At - длительность периода возбуждени ; fj-- - синаптический вес J-ro , входа; У-- - входные воздействи , поступающие на л-м шаге; ct значение длительности временного суммировани ; V) . - значение временной суммы, полученное на предыдущем р. - значение веса пространственного суммировани ; о(.2 значение длительности периода адаптации; 0,- ,- текущее значение порога, полученное на предыдущем 0 - посто нное значение порога; (2 значение весапороговой добавки при адаптации по входу; jb - значение веса пороговбй добавки при адаптации по выходу ; - - значение выходной величины в 1-м шаге. сли в системе (1) прин ть 0д равнулю , то как уже указывалось выше,, чим модель нейрона адаптивного по ду, так как в этом случае, модель ываетс  следующей системой разных уравнений: , ,C-iH)P iPii с -0.2.0(-)- ЭЛ.,S В, . tAM).r®W в системе (1) прин ть равнулю , то получим модель нейрона тивного по входу, которой сооттвует следующа  система разност уравнений:
rVu-i)iP.
®r- 2®Ci-1)
выхС1н-) -НоЬ-в| М .
Полага  РзРавным нулю, 5 равным нулю , оС-а равным .единице,с. равным единице и д-t равным единице, решение системы (1) примет следуюисий вид;
.r(b.(),
cVrVH-T jo при Z 0
где
1 при Z 0,
что,как известно,совпадает с алгоритмом работы формального нейрона.
Если (Ьдравно нулю, ft равно нулю, cL равно нулю, oiy pSiBHo единице и A-t равно единице, то решение системы (1) примет следующий вид:
Выхи-1).,-9,.
что совпадает с алгоритмом работы нейрона, реализующего механизм временного суммировани . ИНЕЛМИ словами при задании соответствующих значений указанных параметров устройство может быть использовано дл  моделировани  адаптивного по входу и выходу нейрона, адаптивного по входу нейрона, адаптивного по выходу нейрона , неадаптивного формального нейрона и неадаптивного нейрона-, реализующего механизм временного сумми--: ровани .
Благодар  введению новых блоков и св зей повысилась точность моделировани  адаптивного нейрона.

Claims (1)

1. Авторское свидетельство СССР № 512478, кл, G 06 G 7/60, 1976. 02. Авторское свидетельство СССР
по за вке №2490145/18-24, кл. СОб G , 1976 (прототип).
SU772520500A 1977-08-30 1977-08-30 Устройство дл моделировани адаптивного нейрона SU708369A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772520500A SU708369A1 (ru) 1977-08-30 1977-08-30 Устройство дл моделировани адаптивного нейрона

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772520500A SU708369A1 (ru) 1977-08-30 1977-08-30 Устройство дл моделировани адаптивного нейрона

Publications (1)

Publication Number Publication Date
SU708369A1 true SU708369A1 (ru) 1980-01-05

Family

ID=20723362

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772520500A SU708369A1 (ru) 1977-08-30 1977-08-30 Устройство дл моделировани адаптивного нейрона

Country Status (1)

Country Link
SU (1) SU708369A1 (ru)

Similar Documents

Publication Publication Date Title
Chang et al. Parameter optimization in models of the olfactory neural system
EP2877958B1 (en) Neuron circuit and method
US5666518A (en) Pattern recognition by simulated neural-like networks
CN108710770A (zh) 一种面向多脉冲神经网络监督学习的精确突触调整方法
Hirasawa et al. Learning Petri network and its application to nonlinear system control
Tawel Does the neuron" Learn" like the synapse?
CN109155001A (zh) 基于脉冲神经网络的信号处理方法和装置
SU708369A1 (ru) Устройство дл моделировани адаптивного нейрона
Gomar et al. Digital realization of PSTDP and TSTDP learning
CN116663622A (zh) 一种生物可信的神经元计算电路及计算方法
SU682910A1 (ru) Устройство дл моделировани нейрона
Kuroe et al. A learning method of nonlinear mappings by neural networks with considering their derivatives
SU767788A1 (ru) Устройство дл моделировани нейрона
SU736130A1 (ru) Устройство дл моделировани адаптивного нейрона
Meador et al. A low-power CMOS circuit which emulates temporal electrical properties of neurons
Bureneva Element Base of Pulse Neural Network Units
SU1596356A2 (ru) Устройство дл моделировани нейрона
RU1815658C (ru) Устройство дл морфодинамического моделировани нейрона
Hwang et al. Fast learning neural network with modified neurons
SU765823A1 (ru) Модель адаптивного нейрона
JPH02201586A (ja) ニューロチップによる結合器
SU781846A1 (ru) Устройство дл моделировани нейрона
Belhadj et al. Digital mapping of a realistic spike timing plasticity model for real-time neural simulations
JP2517662B2 (ja) 連鎖制御装置
Said et al. Proportionate Study of Neuron Models for Implementation of Neural Encoder