SU705652A1 - Square pulse generator - Google Patents
Square pulse generatorInfo
- Publication number
- SU705652A1 SU705652A1 SU782578197A SU2578197A SU705652A1 SU 705652 A1 SU705652 A1 SU 705652A1 SU 782578197 A SU782578197 A SU 782578197A SU 2578197 A SU2578197 A SU 2578197A SU 705652 A1 SU705652 A1 SU 705652A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- trigger
- delay line
- pulse generator
- generator
- Prior art date
Links
Landscapes
- Treatment Of Water By Oxidation Or Reduction (AREA)
Description
(54) ГЕНЕРАТОР ПРЯМОУГОЛЬНЫХ ИМПУЛЬСОВ(54) GENERATOR OF RECTANGULAR PULSES
ii
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и телемеханики.The invention relates to a pulse technique and can be used in automation and remote control devices.
Известны генераторы пр моугольных импульсов (1 и (2.Generators of rectangular pulses are known (1 and (2.
Одиниз известных генераторов содержит резистивные усилители с линией задержки в цепи обратной св зи 1.One of the known generators contains resistive amplifiers with a delay line in the feedback circuit 1.
Недостаток этого генератора заключаетс в низкой помехоустойчивости.The disadvantage of this generator lies in its low noise immunity.
Наиболее близким те.хническим решением к изобретению вл етс генератор пр моугольных импульсов, содержащий триггер, линию задержки, два элемента И-НЕ и инверторы , причем отводы линии задержки соединены с входами первого инвертора 2J.The closest technical solution to the invention is a square-wave pulse generator comprising a trigger, a delay line, two NAND elements and inverters, with the delay line taps being connected to the inputs of the first 2J inverter.
Однако этот генератор обладает недостаточной помехоустойчивостью.However, this generator has a low noise immunity.
Цель изобретени - повышение помехоустойчивости генератора.The purpose of the invention is to increase the noise immunity of the generator.
Дл этого в генераторе пр моугольных импульсов, содержащем триггер, линию задержки , два элемента И-НЕ и инверторы, причем отводы линии задержки соединены с входами первого инвертора, инверторы включены между входами второго элементаTo do this, in the generator of rectangular pulses, containing a trigger, a delay line, two IS-NOT elements and inverters, with the delay line taps connected to the inputs of the first inverter, the inverters are connected between the inputs of the second element
и-НЕ и отводами линии задержки, соединеУ ной с выходом триггера, вход,ы которого подключены к выходами элементов И-НЕ.and -NON and taps of the delay line connected to the trigger output, the input whose inputs are connected to the outputs of the NAND elements.
На чертеже приведена функциональна электрическа схема генератора.The drawing shows a functional electrical circuit of the generator.
Он содержит триггер 1, выход которого подключен к входу линии задержки 2. ОгвоШ линии задержки 2 соединены с входами элемента И-НЕ 3 и входами инверторов 4, 5, 6, выходы которых подключены к входам второго элемента И-НЕ 7. Выходы элементов И-НЕ 3 и 7 св заны соответственно с нулевым и единичным входами триггера 1.It contains a trigger 1, the output of which is connected to the input of delay line 2. OgvoSh delay line 2 is connected to the inputs of the element AND-NOT 3 and the inputs of inverters 4, 5, 6, the outputs of which are connected to the inputs of the second element AND-NOT 7. The outputs of the elements AND - NO 3 and 7 are associated respectively with the zero and single inputs of trigger 1.
Генератор пр моугольных импульсов работает следующим образом.The square pulse generator operates as follows.
Рассмотрим установившийс режим колебаний . Пусть на выходе триггера I установилс потенциал нулевого уровн , по истечении времени задержки всей линии задержки 2 нулевой потенциал установитс на всех ее отводах.Consider the steady state oscillation mode. Let a zero level potential be set at the output of trigger I, after the delay time of the entire delay line 2 expires, the zero potential will be established at all of its branches.
При наличии на всех отводах линии задержки 2 нулевого потенциала на выходах инверторов 4, 5, 6 по в тс напр жени , соответствуюш ,ие потенциалу высокого уровн (единичный уровень), которые поступают на входы элемента И-НЕ 7, который (нормирует импульс, длительность которого равна времени задержки одного 5|вена линии задержки 2. Выходной импульс элемента И--НЕ 7 перебрасывает триггер 1 в единичное состо ние (высокий уровень). Потенциал высокого уровн с выхода триггера I через врем , равное времени задержки всей линии 2, устанавливаетс на всех ее отводах к поступает на входы элемента И-НЕ 3, на выходе которого формируетс импульс, устанавливающий триггер I в нулевое положение (низкий уровень), и весь цикл повтор етс .If there is a zero potential at all taps of the delay line 2 at the outputs of inverters 4, 5, 6, the voltage in the medium voltage corresponds to the potential of a high level (unit level) that goes to the inputs of the AND-NE element 7, which (normalizes the pulse the duration of which is equal to the delay time of one 5 | vein of delay line 2. The output impulse of the element AND - NOT 7 flips trigger 1 into one state (high level). The potential of the high level from the output of trigger I is equal to the delay time of the entire line 2, set on everything its taps to the data inputs of AND-NO element 3, whose output pulse is generated, sets the flip-flop I to zero (low level), and the whole cycle is repeated.
Если на вход линин задержки 2 прошла сери цмпуЛьсов сбо , то на отводах линии 2 по в тс потенциал разного уровн , и на элементе И-НЕ 7 (или элементе И-НЕ 3, в зависимости от того, какой элемент еработал до сбо ) совпадени не произойдет. Через врем , равное времени задержки всей линии 2, после последнего импульса сбо на отводах линии 2 снова установ тс потенциалы одинакового уровн . Эти потенциалы поступ т на входы элемента И-НЕ 7 или элемента И-НЕ 3, который формирует выходной импульс 3ahycKa триггера 1.If the input delay 2 delayed a series of serials, then at the taps of line 2 there is a potential of different level in the vehicle, and at the NAND 7 element (or the NAND element 3, depending on which element worked before the failure) will not happen. After a time equal to the delay time of the entire line 2, after the last pulse of the fault, the potentials of the same level are again established at the taps of line 2. These potentials are fed to the inputs of the element AND-HE 7 or the element AND-HE 3, which forms the output pulse 3ahycKa of the trigger 1.
Тзким образом, произойдет установка прежней частоты колебг ннй генератора. iIn this way, the former frequency of the oscillator oscillator will be set. i
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782578197A SU705652A1 (en) | 1978-02-13 | 1978-02-13 | Square pulse generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782578197A SU705652A1 (en) | 1978-02-13 | 1978-02-13 | Square pulse generator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU705652A1 true SU705652A1 (en) | 1979-12-25 |
Family
ID=20748247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782578197A SU705652A1 (en) | 1978-02-13 | 1978-02-13 | Square pulse generator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU705652A1 (en) |
-
1978
- 1978-02-13 SU SU782578197A patent/SU705652A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5453240A (en) | Reverse voltage generating circuit | |
US3914711A (en) | Gated oscillator having constant average d.c. output voltage during on and off times | |
US2939969A (en) | Time delay circuit | |
SU705652A1 (en) | Square pulse generator | |
US3244907A (en) | Pulse delay circuits | |
US3648181A (en) | Pulse generating circuit for producing pulses of amplitude which is a multiple of the amplitude of the source voltage | |
US3454792A (en) | Pulse generator | |
US3023322A (en) | Pulse dividing circuit | |
US6271701B1 (en) | Resetting flip-flop structures and methods for high-rate trigger generation and event monitoring | |
US3117240A (en) | Transistor inverter amplifier employing capacitor diode combination to provide synchronous output from synchronoulsy applied input | |
US3413488A (en) | Complementary coincidence detector for producing a given output signal only when all input signals have the same binary value | |
SU1444931A2 (en) | Pulser | |
JPS596616A (en) | One-shot multivibrator circuit | |
SU699655A2 (en) | Blocking oscillator | |
SU834835A1 (en) | Square-wave generator | |
KR940005876Y1 (en) | Non-superimposed clock pulse generating circuit | |
SU663093A1 (en) | Pulse shaper | |
GB755797A (en) | Astable transistor circuits | |
SU519846A1 (en) | Pulse generator | |
SU1598160A1 (en) | Three-way element | |
SU534849A1 (en) | Square pulse generator | |
SU388357A1 (en) | ||
SU424304A1 (en) | PULSE GENERATOR | |
SU441660A1 (en) | Voltage-frequency converter | |
SU758495A1 (en) | Pulse shape converter |