Claims (2)
Указанна цель достигаетс тем, что в буферный блок источн,ика питани по сттойиного напр жени вводоны три логических CXGMW И, логические схемы ИЛИНП , ИЛИ, двй интегрирующих цепочки ц двй разр дньгх. тиристора, каждый из которых подключен параллельно конденсатару CBOfift чейки, а егс управл ющий элек трод - к выходу вновь введенной схемы И, первым В.ХОДОМ соединенной через диод с вьосодом формировател импуль- , Сов, а вторым - с выходом интегрирующей Цепочки, входом подключенной к, конденсатору своей чейки, причем выход первой и тегрирующей цепочки соединен с одним входом схемы И ЛИ-НЕ, а второй интегрирующе цепочки -с другим входом схемы ИЛИНЕ и первым входом ИЛИ, второй ВХОД которой подключа к выходу схемы ИЛИ-HEs а вь1ход - к первому аходутретьей вновь введенной схемы И,еторым входом соединенной через диод с вы ходом формировател импульсов, а выходом - с управлшошим элект одом зар дного тиристора первой чейки. На фиг. 1 приведена принципиальна электрическа схема источника питани посто нного напр жени . Источник , содержит стабилизированный выпр митель 1 с I,С -фильтром 2, подключенным к выходным выводам 3 и через резистор 4 к буферному блоку 5, состо щему из двух парешлельно включен ньрс чеек 6, Последние представл ют со бой последова-гельное соединение зар дно го тиристора 7 и конденсатора 8; шунтированного разр дным тиристором 9, Конденсатор первой чейки через схему И Ю no кл1б1ён к управл ющему электроду зар дног тиристора второй чейки, НаПр51жёние с кон денсаторов через интегрирующие цепочки 1 и схемы И 12 одае1Ч; на управл ющие эпёктрбдьг своих разр дных тиристоров. Сигналь с выходов ик агрирующих депочек через охему ЙЛИ-НЕ 13 подаютс jt вход схемы HJflH 14, второй вход которой соединен с выходом второй интегрирующей цепочки, а выход - со входом схемы И IS, подключенной выходом к уп{эавл йощёму электроду зар дного тирис тора первой чейки. Сигнал с блока управлени 16 подаетс через формирователь импульсов 17 и разв зьшающие дио ды 18 на вторые входы всех схем И. Работает устройство следующим обра зом. При включении источника питани нулевой потенциал с конденсаторов чеек Прикладываетс к схеме 13, вызыва по вление единичного cuniajia на ее выходе , который через схему 14 поступает на первый вход схемы И 15, обеспечива открытое ее состо ние по этому входу. Данное состо ние схемы сохран етс в статическом режиме нагрузки. При скачкообразном уменьшении тока через нее, изза наличи инерционного элемента - дроссел , наблюдаетс выброс напр жени на выходных клеммах 3 и при превышении . напр жением допустимой величины, блок управлени 16 запускает формирователь импульсов 17. Импульс с его выхода через диод 18, схему И 15 поступает tta управл ющий электрод тиристора 7 чейки 6-1, открыва последний. Конденсатор 8 чейки 6-1 зар жаетс через резистор 4, тем самым аккумулиру энер-. гию сглаживающего дроссел и уменьша величину выброса напр жени на выходных клеммах 3. После зар да конденсатора 8 в чейке 6-1 напр жение с него через интегрирующую цепь 11-1 поступает на вход схемы 13, поддержива на её выходе нулевой потенциал, который сохран етс все врем вплоть до выключени источ; никэ, .поскольку в рабочем состо нии один из конденсаторов чеек об зательно зар жен . Нулевой потенциал прикладываетс к одному из входов схемь ИЛИ 14, . вследствие чего сигнал на ее выходе повтор ет сигнал на ее другом нходе, подключенному к интегрирующей цепочке 112 , На основани этого можно считать, что сигнал на входе схемы 15, соединенном с выходом схемы 14, .повтор ет напр жение на интегрирующей цепочке 112 , т. е, схема И 14 будет функционировать аналогично схеме 10, замыка кольцо между чейками 6-2 и 6-1, : Рассмотрим функционирование чеек буферного блока в след щем режиме в процессе отработки длительного выброса напр жени на нагрузке (выходные клеммы 3), Нафиг, 2 . npeдcтaвлeньJвp8мeнные диаграммы, по сн кдцие работу бу|ферного блока. На диаграмме А показана форма напр жени на нагрузке, В момент i о происходит скачкообразное i уменьшение тока через нее и напр же- ;ние начинает увеличиватьс ./При дости; жении им допустимого уровн на выхо;де формировател в момент времени t, j по вл етс импульс, привод щий к сраба тьшанию чейки 6-1 и уменьщению на- .пр жени на нагрузке. При дальнейшем увеличении последнего формирователь 16 гоиериругзт импульс в момент t Д до полной отработки выброса. Таким образом , С выхода формировател 17 снимаетс последовательность коротких импульсов , подаваемых через диоды 18 на одни из входов логических схем И {диа грамма Б). На диаграммах В и Д соответственно показана последовательность изменени напр }ке ни , на конденсаторах чеек 6-1 и 6-2, а на диаграммах Г и Е напр жени на выходах интегрирующих цепочек 11-1 и 11-2, Первый импульс (момент времени t ) открывает тиристор 7 чейки 6-1, конденсатор 8 чейки зар жаетс и по одному из открывает схемы И 10, С окончанием зар да конденсатора тиристор закрьшаетс , С некоторой задержкой по вл етс сигнал на выходе ин тeгpиpytoщeй цепочки 11-1 (диаграмма Г) и по одному из входов открываетс схема И 12-1, Второй импульс в момен времени -fc j, через схему И 1О открывает тиристор 7 чейки 6-2 и через схе му И 12-1 - тиристор 9 чейки 6-1. При этом конденсатор 8 чейки 6-2 зар жаетс , конденсатор 8 чейки 6-1 раз р жаетс . Логическа схема 10 запираетс по одному из входов, С некоторой задержкой по вл етс нулевой сигнал на выходе интегрирующей цепочки 11-1, запира схему 12-1, и единичный сигнал на выходе 11-2, отпира по одному из входов схемы 12-2 и 15, Третий импульс в момент времени t 3 через схему 15 открывает тиристор 7 чейки 6-1 и через схему 12-2 - тиристор 9 чейки 6-This goal is achieved by introducing three logical CXGMW ANDs, logical ORP, OR, two integrating circuits and two circuits into the buffer block of the source of power supply for the supply voltage. the thyristor, each of which is connected in parallel to the CBOfift condenser of the cell, and its control electrode to the output of the newly introduced AND circuit, the first B. THE OUTPUT connected via the diode to the output of the pulse former, Sov, and the second to the output of the integrating circuit, the input connected to, a capacitor of its own cell, with the output of the first and tagging chain connected to one input of the AND-NOR circuit, and the second integrating chain to another input of the ORINE circuit and the first OR input, the second INPUT of which is connected to the output of the OR-HEs circuit and to the first odutretey newly introduced AND circuit, etorym input connected via a diode with you progress pulse shaper, and output - with upravlshoshim electron Odom charging thyristor of the first cell. FIG. 1 shows a circuit diagram of a DC power source. The source contains a stabilized rectifier 1 with an I, C-filter 2 connected to output pins 3 and through a resistor 4 to a buffer unit 5 consisting of two cells connected 6 times, the latter representing a sequential connection thyristor 7 and capacitor 8; shunted by a discharge thyristor 9, the capacitor of the first cell through the IU circuit is connected to the control electrode of the charge of the thyristor of the second cell, connected to the capacitors through the integrating circuits 1 and the I 12 circuit; to control ejectr of their discharge thyristors. The signal from the outputs of the infrared devices through the YLI-NOT 13 is sent jt input of the circuit HJFlH 14, the second input of which is connected to the output of the second integrating circuit, and the output - to the input of the circuit AND IS, connected to the output of the {independent eachother first cell The signal from the control unit 16 is fed through the pulse shaper 17 and the spreading diodes 18 to the second inputs of all circuits I. The device works as follows. When the power source is turned on, the zero potential from the capacitors of the cells is applied to the circuit 13, causing the appearance of a single cuniajia at its output, which through the circuit 14 enters the first input of the circuit 15, ensuring its open state on this input. This state of the circuit is maintained in static load mode. With a stepwise decrease in the current through it, due to the presence of an inertial element, the throttle, a voltage surge is observed at the output terminals 3 and when exceeded. the voltage of the permissible value, the control unit 16 starts the pulse shaper 17. The pulse from its output through the diode 18, the circuit 15 comes tta control electrode of the thyristor 7 of the cell 6-1, opening the latter. The capacitor 8 of the cells 6-1 is charged through the resistor 4, thereby accumulating energy. smoothing the throttles and reducing the voltage spike at the output terminals 3. After charging the capacitor 8 in the cell 6-1, the voltage from it through the integrating circuit 11-1 enters the input of the circuit 13, maintaining at its output a zero potential that is maintained all the time until the source is turned off; Because in working condition, one of the cell capacitors is necessarily charged. A zero potential is applied to one of the inputs of the circuit OR 14,. as a result, the signal at its output repeats the signal at its other output connected to the integrating circuit 112. On the basis of this, it can be considered that the signal at the input of the circuit 15 connected to the output of the circuit 14 repeats the voltage on the integrating chain 112, t e, circuit 14 will function similarly to circuit 10, closing the ring between cells 6-2 and 6-1,: Consider the functioning of the cells of the buffer block in the following mode in the process of working out long-term voltage spikes on the load (output terminals 3), , 2. Reduced j diagrams, based on the work of the buffer block. Diagram A shows the voltage form at the load. At time i o there is an abrupt i decrease in the current through it and the voltage starts to increase. When it reaches; the effect of the deformer at time t, j appears a pulse leading to the failure of cell 6-1 and a decrease in the voltage across the load. With a further increase in the latter, the former 16 will have the momentum momentum at moment t D until the emission has been completely worked out. Thus, From the output of the imaging unit 17, a sequence of short pulses is transmitted through the diodes 18 to one of the inputs of the logic circuits I (diagram B). Diagrams B and D respectively show the sequence of changes in the voltage on capacitors of cells 6-1 and 6-2, and diagrams D and E of the voltage on the outputs of the integrating circuits 11-1 and 11-2, the First Pulse (time t) opens the thyristor 7 cells 6-1, the capacitor 8 cells is charged and one of them opens the AND 10 circuit. With the end of the charge of the capacitor the thyristor closes, With some delay, the signal appears at the output of the thermodynamic circuit 11-1 (diagram D ) and one of the inputs opens the circuit And 12-1, The second pulse in the moment of time -fc j, through the IO 1 circuit, the thyristor 7 cells 6–2 opens and, through the I 12-1 scheme, the thyristor 9 cells 6–1. In this case, the capacitor 8 of the cell 6-2 is charged, the capacitor 8 of the cell is 6-1 times the same. Logic circuit 10 is locked by one of the inputs. With some delay, a zero signal appears at the output of the integrating chain 11-1, a lock circuit 12-1, and a single signal at the output 11-2, unlocking one of the inputs of the circuit 12-2 and 15, the Third pulse at the moment of time t 3 through the circuit 15 opens the thyristor 7 cells 6-1 and through the circuit 12-2 - the thyristor 9 cells 6-
2.: Происходит зар д конденсатора 8 чейки 6-1 и разр д конденсатора 8 чейки 6-2, Таким образом, происходит зар д и разр д конденсаторов по кольцу до пол ной отработки выброса напр жени на нагрузке. Сигналы, показанные на диаграммах Г и Е, во врем переходных процессов (например, в момент i. могутодновременно иметь низкий уровень, что может привести к по влению паразитного отпирающего сигнала на входе логической схемы 15, Но поскольку данный момент времени задержан относительно момента времени генерировани импульса формирователем 17, то это не оказывает вли ни на раfifvrv устройства. Формула изобретени Источник питани посто 1 {ого напр жени , состо щий из стабилизированного выпр мител с ЬС -фильтром, подключь-нным через резистор к буферному блоку, содержащему параллельно соединенные чейки из конденсатора и зар дного тиристора, логическуюсхемуИ , котора первым входом соединена через диоде выходом формировател импульсов, вторым входом -с койденсатором предьщущей Ячейки, а выходом - с управл ющим электродом тиристора посл дуклцей чейки, и блок управлени , соединенный со входом формировател импульсов , причем выходные, вьюоды источника питани подключены к вьшодам конденсатора ЦС -фильтра, отличающийс тем, что, с целью упрощени при сохранении функциональных возможностей буферного блока, в него дополнительно вверены три логические схемы И, логические схемы И ЛИ-НЕ и И ЛИ, две интегрирующих цепочки и два разр дных тиристора, каждый из которых подключен параллельно конденсатору своей чейки, а их управл ющие электроды подключены соответственно к выходам двух вновь введенных схем И, первым входом соединенных через диоды с выходом формировате . л импульсов, а вторым - с выходами интегрирующих цепочек, входы которых подключены к конденсатору своей чейки, причем выход первой интегрирующей цепочки соединен с одним входом схемы ИЛИ-НЕ, а второй интегрирзлошей цепочки - с дрзгг им входом схемы ИЛИ-НЕ и первым входом схемы ИЛИ, второй вход которой подключен к выходу схемы ИЛИ-НЕ, а выхоа - к первому входу третьей вйовь введенной схемы И, вторым входом соединенной через диод с выходом формировател импульсов, а выходом - с управл ющим электродом зар дного тиристора первой чейки. Источники информации, прин тые во внимание при экспертизе 1.Устройства вторичных источников электропитани РЭА. Материалы семинэра , МДНТП им, Ф. Э, Дзержинского М ., 1976, стр. 177-179, 2,Авторское свидетельство СССР hfe 598049, кл, G 05 F 1/56, 19782 .: Capacitor 8 is charged in cell 6-1 and capacitor 8 is discharged in cell 6-2. Thus, the capacitors are charged and discharged around the ring before the voltage surge is fully tested on the load. The signals shown in diagrams G and E during transients (for example, at time i. Can simultaneously be low, which can lead to the appearance of a parasitic unlocking signal at the input of logic circuit 15, but since this time is delayed relative to the time of generation pulse shaper 17, this has no effect on the performance of the device. The invention is a power source of constant 1 {st voltage, consisting of a stabilized rectifier with a LC filter connected through a resistor to a buffer unit containing parallel connected cells from a capacitor and a charging thyristor, a logical circuit, which is connected to the first input through a diode by the output of the pulse former, to the second input - with the co-sensor of the previous cell, and output to the control electrode of the thyristor after the last cell; connected to the input of the pulse driver, with the output power supply terminals connected to the capacitor outputs of the CA filter, characterized in that, for the sake of simplicity, while maintaining the functionality The three possibilities of the buffer block are additionally entrusted with three AND logic circuits, logic circuits AND LINES and NO, two integrating circuits and two discharge thyristors, each of which is connected in parallel to a capacitor of its own cell, and their control electrodes are connected respectively to the outputs of the two newly introduced circuits AND, the first input connected through diodes with the output form. l pulses, and the second - with the outputs of the integrating circuits, the inputs of which are connected to the capacitor of their cell, and the output of the first integrating circuit is connected to one input of the OR-NOT circuit, and the second integrating evil circuit - to the OR input and the first input of the circuit OR, the second input of which is connected to the output of the OR-NOT circuit, and the output to the first input of the third vyov input circuit AND, the second input connected via a diode to the output of the pulse former, and the output from the control electrode of the first thyristor cell. Sources of information taken into account in the examination 1. Devices of secondary power supplies of electronic equipment. Materials of the seminar, MDNTP them, F. E, Dzerzhinsky M., 1976, p. 177-179, 2, USSR Author's Certificate hfe 598049, class G 05 F 1/56, 1978