SU680199A1

SU680199A1 - Digital and analog test signal generator

Info

Publication number: SU680199A1
Application number: SU772529365A
Authority: SU
Inventors: Марк Иосифович Кривошеев; Александр Исаакович Шлайн; Михаил Александрович Рабинович
Original assignee: Предприятие П/Я А-7306
Priority date: 1977-09-21
Filing date: 1977-09-21
Publication date: 1979-08-15

Description

pa, к управл ющему входу блока посто нной пам ти, информационный выход которого соединен с третьим входом коммутатора, третий и четвертый информационные выходы этого коммутатора соединены соответственно с первым и вторым входами вычислительного блока, преобразователь параолельного кода в последовательный , его выход вл етс первым выходом генератора , последовательно включенные цифроаналоговый преобразователь и фильтр низкой частоты , выход последнего вл етс вторым выходом генератора, введены блок согласовани , два блока программируемой пам ти, блок контрол испытательных сигналов, индикатор и элемент И, причем управл ющий .вход блока согласоваии , на вход которого подан сигнал внешнего источника информации, соединен с п тым выходом блока управлени , шестой, седьмой и восьмой выходы этого блока подключень соответственно к .управл ющему входу первого блока программируемой,пам ти, к управл ющему входу второго блока программируемой пам ти, к первому входу блока контрол испытательных сигналов, выход которого соединен с входом индикатора и с первым входом элемента И, второй вход которого подключен к выходу вычислительного блока и к второму входу блока контрол испытательных сигналов, выход элемента И соединен с входом Ш1фроаналогового преобразовател и с входом преобразовател параллельного кода в последовательный, а первый и второй выходы блока согласовани подключены соответственно к информационному входу первого блока программируемой пам ти, к информационному входу второго блока программируемой пам ти, выход каждого из которых соединен соответственно с п тым и шестым информационными входами коммутатора.pa, to the control input of the constant memory block, the information output of which is connected to the third input of the switch, the third and fourth information outputs of this switch are connected respectively to the first and second inputs of the computing unit, the paralool code to serial converter, its output is the first output generator, serially connected digital-to-analog converter and low-pass filter, the output of the latter is the second output of the generator, a matching unit is entered, two program blocks memory, test signal control unit, indicator and element I, and the control input of the matching unit, to the input of which an external information source signal is supplied, is connected to the fifth output of the control unit, the sixth, seventh and eighth outputs of this block are connected respectively to to the control input of the second programmable memory block, to the first input of the test signals control unit, the output of which is connected to the indicator input and to the first input of the And the second input of which is connected to the output of the computing unit and to the second input of the control unit of the test signals, the output of the element And is connected to the input of the Sh1-analogue converter and to the input of the parallel code to serial converter, and the first and second outputs of the matching unit are connected respectively to the information input of the first programmable memory block to the information input of the second programmable memory block, the output of each of which is connected respectively to the fifth and sixth information switch inputs.

На чертеже приведена структурна электрическа схема, предложенного генератора.The drawing shows the structural electrical circuit proposed by the generator.

Генератор цифровых и аналоговых испытательных сигналов содержит блок 1 управлени , коммутатор 2, первый блок 3 оперативной пам ти, второй блок 4 оперативной пам ти, блок 5 посто нной пам ти, два блока 6 и 7 программируемой пам ти, блок 8 согласовани , вычислительный блок 9, элемент И 10, блок 11 контрол испытательных сигнаг101в, цифроаналоговый преобразователь 12, преобразователь 13 параллельного кода в последовательный, фильтр 14 низкой частоты, индикатор 15, соответственно первый и второй выходы 16 и 17.The generator of digital and analog test signals contains a control unit 1, a switch 2, a first RAM block 3, a second RAM block 4, a permanent memory block 5, two programmable memory blocks 6 and 7, a matching block 8, a computing unit 9, element 10, block 11 of the control of test signals, 101c, digital-to-analogue converter 12, parallel-to-code converter 13, low-pass filter 14, indicator 15, first and second outputs 16 and 17, respectively.

Генератор работает следующим образом.The generator works as follows.

Блок 1 управлени задает цикл работы всего генератора, а также при необходимости включает блок 8, который служит дл обновлени информации , записанной в блоках 6 и 7, а так как последние имеют низкое быстродействие, то информаци через коммутатор 2 поступает на первьж и второй блоки 3 и 4. В блок 5 информаци записываетс при изготовлен -1и прибора. В соответствии с циклом работы генератора информаци считываетс с требуемой скоростью с первого и второго блоков 3 и 4 и блока 5 и через коммутатор 2 подаетс на вычислительный блок 9, затем информаци через элемент И 10 соступает на цифроаналоговый преобразователь 12, преобразующий цифровой код в аналоговую величину, и на фильтр 14, с выхода Koioporo испытательный сигнал поступает в аналоговый канал - второй выход 17 генератора .The control unit 1 sets the operation cycle of the entire generator, and also, if necessary, turns on unit 8, which serves to update the information recorded in blocks 6 and 7, and since the latter have low performance, the information through the switch 2 enters the first module and the second unit 3 and 4. In block 5, the information is recorded when the device is made -1i. In accordance with the generator operation cycle, the information is read at the required speed from the first and second blocks 3 and 4 and block 5 and fed through switch 2 to the computing unit 9, then the information through the AND 10 element enters the digital-to-analog converter 12, which converts the digital code to an analog value , and the filter 14, from the output of the Koioporo test signal enters the analog channel - the second output 17 of the generator.

Преобразователь 13 преобразует параллельный код в последовательный, с его выхода испытательный снгнал поступает в цифровой канал первый выход 16. генератора. Блок 11 контрог лирует цифровые испытательные сигналы, индикатор 15 индицирует режим неправильной работы генератора и предотвращает выдачу неправильного сигнала. Блок 11 контрол может быть выполнен по любой известной схеме контрол цифровых сигналов.The Converter 13 converts the parallel code into a serial one, from its output the test string enters the digital channel of the first output 16. of the generator. The unit 11 counters the digital test signals, the indicator 15 indicates the mode of the generator malfunctioning and prevents the issuance of the wrong signal. Unit 11 of the control can be performed by any known scheme of control of digital signals.

Предложенный генератор отличаетс простотой и позвол ет исключить возможность вьщачи испытательных сигналов, не соответствующих заданным .The proposed generator is simple and makes it possible to exclude the possibility of testing test signals that do not match the specified ones.

Claims

1. Naito X., Saito C. Generator test digital signal. Japanese Therabizen Journal, i971, Volume 30. Vf 2, p. 114-120.

f