SU669366A1 - Device for displaying circle and ellipse arcs on crt screen - Google Patents

Device for displaying circle and ellipse arcs on crt screen

Info

Publication number
SU669366A1
SU669366A1 SU772467050A SU2467050A SU669366A1 SU 669366 A1 SU669366 A1 SU 669366A1 SU 772467050 A SU772467050 A SU 772467050A SU 2467050 A SU2467050 A SU 2467050A SU 669366 A1 SU669366 A1 SU 669366A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
counter
trigger
input
code
Prior art date
Application number
SU772467050A
Other languages
Russian (ru)
Inventor
Леонид Тимофеевич Сапега
Леонтий Николаевич Герасимов
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU772467050A priority Critical patent/SU669366A1/en
Application granted granted Critical
Publication of SU669366A1 publication Critical patent/SU669366A1/en

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

Изобретение относитс  к вычиспитепьной технике и может быть использовано при построении графических устройств отображени  информации на базе эпектро нолучевых трубок {ЭЛТ). Известно устройство, содержащее ген ратор синусоидального напр жени , соединенный с преобразователем кодов, подключенным к отклон ющей системе ЭЛТ, с блоком синхронизации, св51занным с блока ми отсчета рачального и конечного углов подключенными к триггеру, и два эпемента И Til . Однако такое устройство обеспечивает отображение только таких эллипсов и дуг, оси которых совпадают по направлению с ос ми системы координат экрана. Наиболее близкое к предлагаемому изобретению устройство содержит блок синхронизации, первый выход которого подключен к первому входу блока отсчета начала дуги, второй выход - к первому входу блока отсчета конца дуги, третий выход - к вторым входам блоков отсчета начала и конца дуги, а четвертый выход соединен с первым входом блока сдвига фазы, выход которого подключен к первому входу блока синхронизации, преобразователь кодов, выходы которого подключены к отклон ющей системе ЭЛТ, и первый триггер, входы которого соединеюл с выходами блоков отсчета начала и конца дуги и со вто{%1ми входами блока синхронизации соответственно, выход первого триггера соединен с модул тором 3ЛТ 2 . Недостатком этого устройства  вп етс  низкое быстродействие и низкое качество отображаемых 4«ryp. В известных устройствах генераторы синусоидальных напр жений настраиваютс  на одну определенную частоту с таким расчетом, что&л за врем  одного периода синусоидального напр жени  на экране ЭЛТ вычерчивалась окружность с наибольшим радиусом. Отображение каждой из всех других фигур, размеры которых могут в несколько раз меньше, производитс  за такое же врем , поэтому суммарно дл  отображени  всех фигур- расходуетс  значительно больше времени, чем требуетс  дл  отображени  .фигур с нормальной  ркостью. В известных устройствах при вычерчивании различных по размерам фигур пуч ЭЯГ за одно и то же врем  может проходить рассто ни , во много раз отличающиес  друг от друга, соответственно во много раз отличаютс  фигуры и по  ркости . Если, например, выбрать частоту генератора синусоидального напр жени  такой , чтобы с нормальной  ркостью отображать на экране ЭЛТ окружность с радиусом 1О мм, то окружность с радиусом 10О мм будет не видна, так как врем  возбуждени  каждой точки люминофора в последнем случае будет во :много раз меньше. Если, наоборот, установить нормальную  ркость дл  окружности с радиусом 1ОО мм, то при отображении окружно сти с радиусом 1О мм щжость будет настолько высокой, что ЭЛТ быстро выйдет из стро  из-за прожога люминофора. Повышенна   ркость отвлекает оператора от остальной инффмаиии и утомл ет зрение. Цель изобретени  - повышение быстродействи  устройства и улучшение  ркости изофажени . Это достигаетс  тем, что в известное устройство введены счетчик, логический блок, два блока фильтров и второй тригге соединенный с выходом блока сдвига фазы и первым входом первого блока фильтров, второй вход которого гюдключен к первом выходу логического блока, а выход - к первому входу, преобразовател  кодов, вто рой вход которого соединен с выходом вт рого блока фильтров, первый вход которог соединен с первым выходом логического блбка, второй вход - с выходом счетчика, второй выход которого подклк чен к второму входу блока сдвига фазы, первый вход - к выходу блока отсчета конца дуги, второй вход счетчика соединен с четвертым выходом бпока синхрони зации, третий вход которого подключен к второму выходу логического блока. На чертеже дана структурна  схема предлагаемого устройства. ; Оно содержит блок 1 сдвига: файы, блок 2 синхронизации, преобразователь 3 кодов, откпон пощую систему 4, ЭЛТ 5 блок 6 отсчета начала дуги, блок 7 отсчета конца дуги, счетчик 8, логический блок 9, блоки 1О и il фильтров, триггеры 12 и 13, шины 14-21. Блок 1 сдвига фазы включает в себ  регистр 22, счетчик 23, элементы И 24 И 25, элементы ИЛИ 26, элемент 27 задержки и триггер 28. Блок 2 синхронизации состоит из триггеров 29-31, элемента И 32, управл емого генератора 33 тактовых импульсов и схемы 34 выделени  и задержки первого импульса. Преобразователь 3 кодов содержит преобразователи 35 и 36 амплитуд напр жений , цифроаналоговые f преобразователи (ЦАП) 37 и 38 и суммирующие усилители 39 и 4О. Логический блок 9 предназначен дл  анализа кодов амплитуд УХ И выработки сигналов управлени  генфатором 33 тактовых импульсов и блоками 10 и 11 фильтров. Генератор 33 вьфабатывает тактовые импульсы, частота которых зависит от сигналов с логического блока 9 : при наибольшем значении кода амплитуды V (17и) соответствующем наибольшему радиусу отображаемой фигуры, вырабатываетс  наименьша  частота импульсов и наоборот . Каждый из блоков 1О и 11 представл ет собой набор диапазонных фильтров дл  выделени  первой гармоники из после .дователькости пр моугольных импульсов различной частоты. Устройство работает следук цим образом . Перед началом работы в устройство вводетс  следующие коды: по шинам 17 и 18 на ЦАП 37 и 38 коды координат центра, на преобразователи 35 и 36 амплитуд напр жени  и в логический блок 9 по шинам 16 и 19 - коды,амплитуд напр жений 1/х и шинам 15 на вход регистра 22 - код сдвига фазы , по шинам 20 - код начала дуги jf , по шинам 21 - код конца дуги к. При поступпешга по шине 14 сигнала Пуск триггер 29 устанавливаетс  в состо ние I и открывает элемент И 32, через тоторый начнут проходить тактовые импульсы, счетный триггер 12 устанавливаетс  в состо ние О. Сигнал Пуск проходит через элемент ИЛИ 26 и разрешает ввод в счетчик 23 кода Vc из , регистра 22.. .Счетчик 8 перед по влением сигнала Пуск хранит код 1 ... 10 (слева младший разр д), поэтому от первого тактового импульса на выходе старшего разр да счетчика 8 установитс  состо ние (высокий уровень), одновременно по импульсу переполне{П1  предпоследнего разр да счетчика 8 триггер 28 установитс  & cocTosjHHe и откроет элемент И 25, через кото|зый будут проходить тактовые импупьсы с выхода элемента И 32 на вход счетчика 23, работак дего в режиме вычитани  В момент времени, когда в счетчике 23 установитс  код О ...О, сработает элемент И 24 и выдаст сигнап на счетный триггер 12 и схему 34 выделени  и задержки первого импульса, на выходе триггера 12 установитс  высокий уровень напр жени . Таким образом, на входе бпо ка 10 фильтров по витс  высокий уровень напр жени  несколько позже, чем на вхо- де блока 11 фильтров. Эта задержка соответствует коду сдвига фазы с. По сигналу со схемы 34 установитс  состо ние в триггерах 30 и 31. Уровень , напр жений с триггеров 30 и 31 разрешает работу блоков 6 и 7 отсчета начала и конца дуги. Импульс с выхода элемента И 24 задерживаетс  на элементе 27 задержки, устанавливает в состо ние О триггер 28 и проходит через элемент ИЛИ 26 на вход счетчика 23 в качестве сигнала разрешени  ввода в счетчик кода Ч из регистра 22. В св зи с тем, что триггер 2 установлен в состо ние О, прохождение тактовых импульсов на счетчик 23 прекращаетс , а счетчик 8 продолжает работу. В момент времени, когда на выходе предпоследнего триггера счетчика 8 снова по витс  импульс переполнени , на выходе последнего триггера счетчика 8 установитс  низкий уровень, в триггере 28 установитс  состо ние 1, откроетс  эпемент И 25 и работа будет продолжатьс  как описано выше, т.е. когда в счетчике 23 снова установитс  код О ... О, на выходе элемента И 24 по витс  импульс, по которому на выходе триггера-12 установитс  низкий уровень напр жени , триггер 28 установитс  в состо ние О, а счетчик 23 подготовитс  к новому циклу сдви га фазы, на входах блоков 10 и 11 фильт ров устанавливаютс  низкие уровни напр жени  с задержкой относительно друг друга , соответствующей коду сдвига Ч с. Каждый раз при по влении импульса переполнени  на выходе предпоследнего разр да счетчика 8 будет происходить изменение состо ни  последнего (старшего) разр да счетчика 8 и счетного триггера 12 с задержкой на блоке 1 сдвига фазы, соответствующей коду с. Таким образом, на выходах счетчика 8 и счетного триггера 12 формиру1отс  последовательности импульсов, имеющие одинаковые период следовани  и длительность , но сдвинутые относительно друг друга пропорционально коду Ч с. Устройство будет работать до тех пор, пока на выходе блока 7 отсчета конца дуги не по витс  сигнал конца работы, который установит , триггеры 1з, 31 и29 в состойние О. Пр моугольные импупьсы в блоках 10 и 11 фильтров преобразуютс  в синусоидальные напр жени ПОСТОЯННОЙ амплиту- ды. Эти напр жени  поступают на входы преобразователей 35 и 36, где они.измен ютс  по амплитудам в соответствии с кодами Ux и Vy . Напр жени  с выходов преобразователей 35 и 36, а также с выходов ЦАП 37 и 38 поступают через суммирующие усилители 39 и 4О в откпон к цую систему 4 ЭЛТ 5. Отображение окружности, эллипса, .отрезки линии или аугк окружности О1федвл етс  кодами ff , 1/х Uy , , У Дл  отображени  дуги окружности необходимо чтобы код ff с соответствовал сдвигу фазы одной последовательности импульсов относительно другой на 9О , коды Ux и ч быть равными и соответствовать радиусу окружности, а коды „ и ДОЛЖ1Ы определ ть начало и конец дуги окружности. Когда закончит работу блок 6 отсчета начала дуги, на его выходе по витс  сигнал, по которому триггер 30 установитс  в состо ние О, а триггер 13 - в состо ние 1. Блок 6 прекратит работу, а на модул тор с триггера 13 поступит сигнал разрешени  подсвета луча, на экране начнетс  отображение дуги. После окончани  отображени  дуги блок 7 выработает сигнал, по которому триггеры 29, 31 и 13 установ тс  в состо ние О, а в счетчике 8 установитс  код 1 ... 1О и устройство прекратит работу. Дп  отображени  полной окружности код Чц должен быть нулевым, код Y максимальным, остальные параметры задаютс  также, как и дл  дуги. Дл  отображени  эллипса код 1ц должен быть нулевым, - максимальным, коды €jk , и U«j определ ют как размеры эллипса, так и его поворот относительно оси координат экрана ЭЛТ. При раве стве кодов Vy угол поворота осей эллипса точно соответствует углу сдвига 4азы fe При-.х # 1/у на величину углаThe invention relates to computing technology and can be used in the construction of graphic devices for displaying information on the basis of the e-beam of n-ray tubes (CRT). A device containing a sinusoidal voltage generator connected to a code converter connected to a deflecting system of a CRT, with a synchronization unit connected to the reference blocks of the starting and ending angles connected to the trigger, and two E and Til are known. However, such a device provides the display of only such ellipses and arcs, whose axes coincide in direction with the axes of the coordinate system of the screen. The device closest to the proposed invention contains a synchronization unit, the first output of which is connected to the first input of the arc start counting unit, the second output to the first input of the arc end counting unit, the third output to the second inputs of the arc start and end counting blocks, and the fourth output with the first input of the phase shift block, the output of which is connected to the first input of the synchronization block, the code converter, the outputs of which are connected to the deflection system of the CRT, and the first trigger, whose inputs are connected to the outputs of the block s frame start and end of the arc and from Auto {% 1mi input sync block, respectively, the first latch output is connected to modulator 3LT 2. The disadvantage of this device is the low speed and low quality of the displayed 4 "ryp. In the known devices, the sinusoidal voltage generators are tuned to one specific frequency so that & l over a period of one sinusoidal voltage period, a circle with the largest radius is drawn on the CRT screen. Each of all the other figures, whose dimensions can be several times smaller, is displayed in the same time, therefore, to display all figures in total, much more time is spent than is required to display figures with normal brightness. In the known devices, when drawing differently sized figures, an EAG bunker at one and the same time can travel distances that differ many times from each other, respectively, and differ in brightness and brightness by many times. If, for example, you select a sinusoidal voltage generator frequency to display a circle with a radius of 10 mm on a CRT screen with normal brightness, then a circle with a radius of 10 mm will not be visible, since the excitation time of each point of the phosphor in the latter case will be: less time. If, on the contrary, the normal brightness is set for a circle with a radius of 1OO mm, then when displaying a circle with a radius of 1 mm, the thickness will be so high that the CRT will quickly go out of view due to the burn-through of the phosphor. The increased brightness distracts the operator from the rest of the effect and impairs vision. The purpose of the invention is to increase the speed of the device and improve the brightness of izofazheni. This is achieved by introducing into the known device a counter, a logic unit, two filter units and a second trigger connected to the output of the phase shift unit and the first input of the first filter unit, the second input of which is connected to the first output of the logic unit, and the output to the first input, code converter, the second input of which is connected to the output of the second filter block, the first input of which is connected to the first output of the logic block, the second input - to the output of the counter, the second output of which is connected to the second input of the phase shift block, The first input is to the output of the arc end counting unit; the second input of the counter is connected to the fourth synchronization output, the third input of which is connected to the second output of the logic unit. The drawing is a structural diagram of the proposed device. ; It contains a shift unit 1: files, a synchronization unit 2, a 3 code converter, an open system 4, a CRT 5, an arc start sample block 6, an arc end count unit 7, a counter 8, a logic block 9, 1O and il filter blocks, triggers 12 and 13, tires 14-21. The phase shift unit 1 includes a register 22, a counter 23, elements AND 24 and 25, elements OR 26, a delay element 27, and a trigger 28. The synchronization unit 2 consists of triggers 29-31, element 32, and a controlled clock pulse generator 33 and schemes 34 for isolating and delaying the first pulse. Converter 3 codes contains converters 35 and 36 voltage amplitudes, digital-analog f converters (D / A) 37 and 38 and summing amplifiers 39 and 4O. Logic unit 9 is designed to analyze the amplitude codes UX AND generate generators control signals 33 clock pulses and blocks of 10 and 11 filters. The generator 33 absorbs clock pulses whose frequency depends on the signals from logic block 9: at the highest code value of the amplitude V (17) corresponding to the largest radius of the displayed figure, the lowest frequency of pulses is produced and vice versa. Each of the 1O and 11 blocks is a set of band-shaped filters for separating the first harmonic from after-thinking of rectangular pulses of different frequencies. The device works in the following way. Before starting the operation, the following codes are entered into the device: along the buses 17 and 18 on the D / A 37 and 38, the coordinate codes of the center, on the 35 and 36 voltage amplitude converters and in the logic unit 9 on the 16 and 19 buses - codes, voltage amplitudes 1 / x and busbars 15 to register 22 input — phase shift code, bus 20 — arc start code jf, bus 21 — arc end code k. When stepping through bus 14, the trigger trigger 29 is set to state I and opens element 32, a clock pulse will begin to pass through the clock, the counting trigger 12 is set to the state O. The start signal passes t through the OR element 26 and allows the input of the Vc code into the counter 23, register 22 ... The counter 8 before the start signal generates the code 1 ... 10 (the low-order bit on the left), therefore, from the first clock pulse at the output of the higher-order Yes, the counter 8 will be set to a state (high level), at the same time the pulse of the full output {П1 of the last but one digit of the counter 8 will trigger & cocTosjHHe will open AND 25, which will pass through clock pulses from the output of AND 32 to the input of counter 23, running in subtraction mode. At the time when O is set in counter 23, the O ... and generates a signal on the counting trigger 12 and the circuit 34 for isolating and delaying the first pulse; a high voltage level is established at the output of the trigger 12. Thus, at the input of 10 filters, the high voltage level of the filter is somewhat later than at the input of the filter block 11. This delay corresponds to the phase shift code c. The signal from the circuit 34 will establish a state in the triggers 30 and 31. The level of voltages from the triggers 30 and 31 allows the operation of blocks 6 and 7 of the counting of the beginning and end of the arc. The pulse from the output of the AND 24 element is delayed on the delay element 27, sets the trigger 28 to the state O, and passes through the OR element 26 to the input of the counter 23 as a permission signal for entering the counter into the code H from the register 22. Because the trigger 2 is set to the state O, the clock flow to the counter 23 is stopped, and the counter 8 continues to operate. At the moment when the output of the last but one trigger of counter 8 again shows an overflow pulse, the output of the last trigger of counter 8 is set to low, state 28 is set to trigger 28, E25 is opened and the operation continues as described above, i.e. . when the code O ... O is set again in the counter 23, the pulse at the output of the element I 24 is turned on, the low voltage level is set at the output of the trigger-12, the trigger 28 is set to the state O, and the counter 23 is prepared for a new cycle phase shift; at the inputs of filter units 10 and 11, low voltage levels are set with a delay relative to each other, corresponding to the shift code с s. Each time an overflow pulse appears at the output of the penultimate bit of counter 8, the state of the last (most significant) bit of counter 8 and the counting trigger 12 will change with a delay at block 1 of the phase shift corresponding to code c. Thus, at the outputs of the counter 8 and the counting trigger 12, a sequence of pulses is formed, having the same tracing period and duration, but shifted relative to each other in proportion to the H. The device will work until the output of block 7 of the end of the arc fails to produce a signal of the end of work, which will be set by the triggers 1z, 31 and 29 to the correct O. Square rectangles in the blocks 10 and 11 of the filters are converted into sinusoidal voltages. A CONSTANT amplitude - dy. These voltages are fed to the inputs of transducers 35 and 36, where they vary in amplitude in accordance with the codes Ux and Vy. The voltages from the outputs of converters 35 and 36, as well as from the outputs of the D / A converters 37 and 38, are fed through summing amplifiers 39 and 4O to the output of CRT system 4 5. Display of a circle, ellipse, line cut or augk of circle O1edf is set by ff, 1 / x Uy,, Y To map a circular arc, it is necessary for the code ff c to correspond to the phase shift of one sequence of pulses relative to another by 9O, the codes Ux and h to be equal and correspond to the radius of the circle, and the codes „and SHOULD to determine the beginning and end of the circular arc. When the start of arc block 6 is finished, at its output a signal turns on, the trigger 30 is set to the state O, and the trigger 13 goes to state 1. The block 6 stops working and the modulator from the trigger 13 will receive a enable signal the illumination of the beam, the arc will start displaying on the screen. After the end of the arc display, the block 7 will generate a signal, by which the triggers 29, 31 and 13 are set to the state O, and in the counter 8 the code 1 ... 1O is set and the device stops working. Dp of the complete circle map, the Chz code must be zero, the Y code is maximum, the remaining parameters are also set as for the arc. To display an ellipse, the code 1c must be zero, maximum, the codes € jk, and U "j determine both the dimensions of the ellipse and its rotation relative to the axis of the CRT screen. In case of equality of codes Vy, the angle of rotation of the axes of the ellipse exactly corresponds to the angle of shift 4az fe For -.x # 1 / y by the angle

SU772467050A 1977-03-28 1977-03-28 Device for displaying circle and ellipse arcs on crt screen SU669366A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772467050A SU669366A1 (en) 1977-03-28 1977-03-28 Device for displaying circle and ellipse arcs on crt screen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772467050A SU669366A1 (en) 1977-03-28 1977-03-28 Device for displaying circle and ellipse arcs on crt screen

Publications (1)

Publication Number Publication Date
SU669366A1 true SU669366A1 (en) 1979-06-25

Family

ID=20701276

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772467050A SU669366A1 (en) 1977-03-28 1977-03-28 Device for displaying circle and ellipse arcs on crt screen

Country Status (1)

Country Link
SU (1) SU669366A1 (en)

Similar Documents

Publication Publication Date Title
SU669366A1 (en) Device for displaying circle and ellipse arcs on crt screen
US5038097A (en) Spectrum analyzer
US3659282A (en) Graphic display
SU1483466A1 (en) Piecewise linear interpolator
SU807364A1 (en) Device for displaying information on crt screen
SU805402A1 (en) Device for displaying graphic information on crt screen
SU813499A1 (en) Device for displaying information on crt screen
SU797076A1 (en) Controllable pulse repetition frequency divider
SU790246A2 (en) Pulse duration selector
SU807361A1 (en) Device for displaying information on crt screen
SU796840A1 (en) Device for determining number position on numerical axis
SU752814A1 (en) Multidecade recounting device with controllable recount factor
SU881822A1 (en) Device for displaying information on crt screen
SU924667A2 (en) Digital dynamic servo system
SU826410A1 (en) Device for reading-out graphic information from crt screen
SU717801A1 (en) Information display
SU1105913A1 (en) Device for calculating partial derivative
SU807359A1 (en) Device for displaying graphic information on crt screen
SU896655A1 (en) Shaft angular position-to-code converter
SU949672A2 (en) Device for monitoring machine operating time
SU894726A1 (en) Four-quadrant multiplying device
SU744668A1 (en) Device for displaying circles on crt screen
SU1173340A1 (en) Phase difference meter
SU1580558A1 (en) Code-to-voltage converter
SU873404A1 (en) Harmonic signal generator