Claims (2)
входом нуль-органа. Второй вход второго ключа соединен с п тым выходом блока управлени , а выход соединен с входом интегратора , первый вход дополнительного триггера соединен с выходом нуль-органа, а второй вход соединен с первым входом второго триггера. Структурна электрическа схема устройства приведена на чертеже. Устройство содержит переключатель 1, триггер 2, интегратор 3, триггер 4, ключ 5, цифро-аналоговый преобразователь 6, источник 7 эталонного сигнала, квадратор 8, нуль-орган 9, счетчик 10, генератор И импульсов , элемент И 12, блок 13 выделени периода помехи, блок 14 управлени , элемент ИЛИ 15, ключ 16, триггер 17 и переключатель 18. Входной сигнал с помощью переключател 1, управл емого триггером 2, подключаетс к интегратору 3, интегрирование выполн етс в течение времени, равного периоду помехи. С момента начала интегрировани включаетс триггер 4, выходной сигнал которого открывает ключ 5. Через ключ 5 сигнал с выхода цифро-аналогового преобразовател 6, полученный в результате делени сигнала от источника 7, поступает на квадратор 8, а с выхода последнего на вход нуль-органа 9. Цифро-аналоговый преобразователь 6 соединен со старшими разр дами счетчика 10, начина с га-го разр да, он имеет л - т разр дов, где п - число разр дов счетчика 10. Сигнал на выходе цифро-аналогового преобразовател 6 измен етс ступенчато через интервал где 2и - период новторени импульсов генератора И. Ири этом блок 13 обеспечивает выполнение услови „ 2-2 -/240 где tn - период помехи. Выходные напр жени квадратора 8 и интегратора 3 сравниваютс на нуль-органе 9. После срабатывани нуль-органа переключаетс триггер 4, который выключает через ключ 5 квадратор 8 и через элемент ИЛИ 15 и элемент И 12 счетчик 10, сохран накопленное в старших разр дах значение кода. По достижении интервала времени, равного блок 14 открывает ключ 16 на врем окончани интегрировани . В течение этого времени происходит интегрирование входного сигнала и сигнала с выхода цифро-аналогового преобразовател 6. После этого сигналы отключаютс от интегратора 3 и по сигналу триггера 17 открываетс переключатель 18, подключаюш,ий сигналы от источника 7 на вход интегратора 3. По этому же сигналу открываетс элемент И 12, разреша счет в счетчике 10. Процесс разинтегрировани заканчиваетс по сигналу нуль-органа 9. К этому моменту в счетчике 10 хранитс код точного результата преобразовани , процесс интегрировани и разинтегрировани продолжаетс в течение почти одинаковых интервалов времени , что уменьшает погрешность из-за нелинейности интегратора 3. Формула изобретени Аналого-цифровой преобразователь, содержащий первый переключатель, выход которого соединен с выходом второго переключател и с входом интегратора, выход которого соединен с первым входом нульоргана , выход которого соединен с первым входом первого триггера, второй вход которого соединен с первым выходом блока управлени , первый вход которого через последовательно соединенные блок выделени периода помехи и генератор импульсов соединен с первым входом элемента И, второй вход которого соединен с выходом элемента ИЛИ, а выход соединен с управл ющим входом счетчика, информационные выходы которого соединены с информационными входами цифро-аналогового преобразовател , управл ющий вход которого соединен с выходом источника эталонного сигнала и с первым входом второго переключател , второй вход которого соединен с выходом первого триггера и с первым входом элемента ИЛИ, первый вход второго триггера соединен с вторым выходом блока управлени , второй вход второго триггера соединен с первым выходом блока управлени , а выход соединен с входом первого переключател , второй в-ход блока управлени соединен с первым входом элемента ИЛИ, третий выход блока управлени соединен с входом счетчика, а четвертый выход соединен с унравл ющим входом генератора импульсов , отличающийс тем, что, с целью повышени точности и быстродействи , в него дополнительно введены квадратор , два ключа и дополнительный триггер, выход цифро-аналогового преобразовател соединен с первыми входами двух ключей, второй вход первого ключа соединен с выходом дополнительного триггера и с вторым входом элемента ИЛИ, а выход первого ключа через квадратор соединен с вторым входом нуль-органа, второй вход второго ключа соединен с п тым выходом блока управлени , а выход соединен с входом интегратора, первый вход дополнительного триггера соединен с выходом нуль-органа, а второй вход соединен с первым входом второго триггера. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР Л 312279, кл. G 06Y 3/00, 10.06.70. the input of the null organ. The second input of the second key is connected to the fifth output of the control unit, and the output is connected to the integrator input, the first input of the additional trigger is connected to the output of the null organ, and the second input is connected to the first input of the second trigger. The structural electrical circuit of the device is shown in the drawing. The device contains a switch 1, trigger 2, integrator 3, trigger 4, key 5, digital-analog converter 6, reference signal source 7, quad 8, null organ 9, counter 10, generator AND pulses, element 12, selection block 13 interference period, control unit 14, element OR 15, key 16, trigger 17 and switch 18. The input signal is connected to integrator 3 using switch 1 controlled by trigger 2, and the integration is carried out for a time equal to the period of interference. From the moment the integration starts, trigger 4 is turned on, the output of which opens key 5. Through key 5, the signal from the output of the D / A converter 6, obtained by dividing the signal from source 7, goes to the quad 8, and from the output of the last to the zero-body input 9. Digital-to-analog converter 6 is connected to the higher bits of counter 10, starting with the n-th digit, it has l - m bits, where n is the number of bits of the counter 10. The signal at the output of the digital-analog converter 6 varies stepwise through the interval where 2i - Heat-novtoreni generator pulses GI Iri this unit 13 provides execution conditions "2-2 - / 240 where tn - interference period. The output voltages of the quadrant 8 and the integrator 3 are compared to the zero-organ 9. After the zero-organ is triggered, a trigger 4 is switched, which turns off the quadr 8 through the key 5 and the counter 10 through the element OR 15 and the element 12 And 12, keeping the value accumulated in the high bits code. Upon reaching the time interval equal to the block 14 opens the key 16 for the time of the end of the integration. During this time, the input signal and the signal from the output of the digital-to-analog converter 6 are integrated. After that, the signals are disconnected from the integrator 3 and the switch 18 opens the switch 18, which connects the signals from the source 7 to the input of the integrator 3. By the same signal the element 12 opens, allowing the counting in the counter 10. The process of unintegrating is completed by the signal of the zero-organ 9. At this point, the code 10 contains the exact conversion result code, the process of integration and the unintegrating This lasts for almost identical time intervals, which reduces the error due to the nonlinearity of the integrator 3. Invention Analog-to-digital converter containing a first switch, the output of which is connected to the output of the second switch and to the input of the integrator, the output of which is connected to the first input of nullorgan, the output of which is connected to the first input of the first trigger, the second input of which is connected to the first output of the control unit, the first input of which through the series-connected selection unit the period of interference and the pulse generator is connected to the first input of the element AND, the second input of which is connected to the output of the element OR, and the output is connected to the control input of the counter, whose information outputs are connected to the information inputs of the digital-analog converter, the control input of which is connected to the source output reference signal and the first input of the second switch, the second input of which is connected to the output of the first trigger and the first input of the OR element, the first input of the second trigger is connected to the second output the control unit, the second input of the second trigger is connected to the first output of the control unit, and the output is connected to the input of the first switch, the second in-stroke of the control unit is connected to the first input of the OR element, the third output of the control unit is connected to the input of the counter, and the fourth output is connected to the counter impulse generator input, characterized in that, in order to increase accuracy and speed, a quadr, two keys and an additional trigger are additionally introduced into it, the output of the digital-to-analog converter is connected to the first inputs of two keys, the second input of the first key is connected to the output of the additional trigger and to the second input of the OR element, and the output of the first key is connected via the quad to the second input of the zero-organ, the second input of the second key is connected to the fifth output of the control unit, and the output is connected to the integrator input, the first input of the additional trigger is connected to the output of the null organ, and the second input is connected to the first input of the second trigger. Sources of information taken into account in the examination 1. The author's certificate of the USSR L 312279, cl. G 06Y 3/00, 10.06.70.
2.Авторское свидетельство СССР № 347909, кл. Н ОЗК 13/20, 09.08.68.2. USSR author's certificate number 347909, cl. H OZK 13/20, 09.08.68.