В качестве запоминающих элементов используютс выходные емкости дополнительной системы ключей. На фиг. 1 изображена принципиальна схема электронных часов в случае четырехразр дного семисегментного жидкокристаллического индикатора (ЖКИ); на фиг. 2 - схематическое изображение ЖКИ; на фиг. 3 - форма сигналов управлени дополнительной системой ключей, изображенных на фиг. 1. Схема электронных часов (см. фиг. 1) содержит генератор 1 сигналов опорной частоты , делитель 2 частоты, счетчики 3 временных интервалов, мультиплексную схему 4 считывани состо ний счетчиков 3 на общий дл всех счетчиков дещифратор 5, систему ключей 6, котора служит дл управлени ЖКИ 7, дополнительную систему ключей 8 и источник напр жени питани (не показан ) перечисленных блоков. Выход генератора 1 сигналов опорной частоты соединен со входом делител 2 частоты , понижающего частоту генератора до частоты, соответствующей минимальной единице времени, например до 1 Гц. Счетчики 3 временных интервалов представл ют собой последовательно соединенные счетчики единиц и дес тков секунд, минут, часов, чисел мес ца и т. д. Выход сигнала частоты 1 Гц делител 2 подключен ко входу младшего из счетчиков 3 временных интервалов, т. е. ко входу счетчика единиц секунд. Информационные выходы счетчиков 3 св заны со входами дещифратора 5 через схему считывани 4, на которую дл формировани сигналов, управл ющих считыванием состо ний этих счетчиков на дешифратор, подаютс также выходы части триггеров делител частоты. 2. На фиг. 1 не показаны внешние сигналы управлени блоками делителем 2, счетчиком 3 и схемой считывани 4, служащие дл установки точного времени (коррекции состо ни счетчиков 3 по вызову ) и выбора индицируемых счетчиков временных интервалов по вызову (например, дл индикации секунд вместо индикации часов и минут при нажатии кнопки). Выходы А, В, С, D, Е, F, G дешифратора 5, управл ющие сегментами ЖКИ 7 (см. фиг. 2) системой ключей 6, соединены с управл ющими входами этой системы ключей через дополнительную систему 8 ключей. При этом каждый из выходов дешифратора 5 соединен с информационным входом соответствующего ключа каждой из четырех групп дополнительной системы ключей 8. Выход каждого из ключей системы 8 св зан с управл ющими входами соответствующего ключа каждой из четырех групп и системы ключей 6, выход каждого из ключей системы 6 - с соответствующим сегментом каждого из четырех разр дов ЖКИ 7. Управл ющие входы ключей каждой из четырех групп системы ключей 8 подключены к соответствующему из выходов I, II, III, IV схемы считывани 4 (форма сигналов на этих выходах показана на фиг. 3). На общий электрод ЖКИ и на вторые управл ющие входы ключей системы 6 подан выходной сигнал посто нной частоты f (например, 32 Гц) одного из триггеров делител частоты 2, и на первые управл ющие входы клю чей системы 6 - инвертированный сигнал f с того же триггера делител частоты. При включении питани начинаетс генераци сигнала опорной частоты (например, 32768 Гц), который поступает на вход делител частоты 2. На выходах делител по вл ютс сигналы необходи.мой частоты, поступающие на св занные с делителем блоки (например, сигналы частоты 1024 Гц и 512 Гц поступают на схему считывани 4, сигналы f и Т частоты 32 Гц - на блоки системы ключей 6 и ЖКИ 7 сигналы частоты 1 Гц - на счетчики 3). С выхода сигнала частоты I Гц каждую секунду приходит импульс на счетчики временных интервалов 3 (на вход счетчика единиц секунд), осуществл ющие счет текущего времени. В моменты времени, соответствующие импульсам I, II, III, IV (фиг. 3), имеющим, например, период следовани , равный периоду сигнала частоты 512 Гц и длительность импульсов, равную половине периода сигнала частоты 1024Гц (см. фиг. 3), мультиплексна схема считывани 4 поочередно подключает ко входам дешифратора 5 инфор.мационные выходы тех счетчиков 3, состо ни которых должны одновременно индицироватьс на ЖКИ 7. Последовательности импульсов I, II, III, IV (фиг. 3) со схемы считывани поступают на управл юшие входы соответствующих групп ключей системы 8 так, что одновременно с подключением к дешифратору 5 одного из счетчиков 3 мультиплексна схема считывани переводит в провод щее состо ние ту из групп ключей системы 8, котора передает сигналы дешифратора на св занную с ней группу ключей системы 6, управл ющую разр дом индикатора, на котором индицируетс состо ние этого счетчика. На врем подключени к дешифратору 5 других счетчиков 3 указанна группа системц ключей 8 переводитс в непровод щее состо ние , а на выходных емкост х «С этой группы происходит динамическое запоминание периодически пропускаемых этими же ключами сигналов дешифратора, так, что на систему ключей 6 посто нно подаетс управл ющий сигнал. Система ключей 6 управл ет сегментами ЖКИ 7 по методу фазового сравнени , подава на сегменты ЖКИ либо сигнал f, который также подаетс на общий электрод ЖКИ, либо инвертированный сигнал f в зависимости от уровн сигнала на управл ющих входах системы ключей 6, т. е. в зависимости от выходных сигналов дешифратора 5. Если на сегмент поступает сигнал F, наход щийс в противофазе с сигналом f, поступающим на общий электрод ЖКИ, то к сегментуприложена разность потенциалов, равна напр жению питани , и он индицируетс . Если на сегмент поступает сигнал f, то приложенное к сегменту напр жение равно нулю и он невидим.The output capacitances of the additional key system are used as storage elements. FIG. 1 shows a schematic diagram of an electronic clock in the case of a four-digit seven-segment liquid crystal display (LCD); in fig. 2 is a schematic diagram of the LCD; in fig. 3 shows a form of control signals with an additional key system shown in FIG. 1. The electronic clock circuit (see Fig. 1) contains a generator of 1 reference frequency signals, a divider 2 frequencies, 3 time interval counters, a multiplex circuit 4 of reading the states of counters 3 by a key system 6 for all counters, which serves for controlling the LCD 7, an additional key system 8 and a voltage source (not shown) of the listed units. The output of the generator 1 of the signals of the reference frequency is connected to the input of the divider 2 frequency, lowering the frequency of the generator to a frequency corresponding to the minimum time unit, for example, to 1 Hz. The 3 time interval counters are consecutively connected unit counters and ten seconds, minutes, hours, month numbers, etc. The output of the 1 Hz frequency signal of divider 2 is connected to the input of the youngest counter of 3 time intervals, i.e. input counter units of seconds. The information outputs of the counters 3 are connected to the inputs of the decimator 5 via the readout circuit 4, to which the outputs of a part of the frequency divider triggers are also supplied to generate signals controlling the readout of the states of these counters to the decoder. 2. In FIG. 1 does not show external block control signals by a divider 2, a counter 3, and a read circuit 4, which serve to set the exact time (correct the state of the counters 3 on the call) and select the indicated time counters on the call (for example, to indicate seconds instead of hours and minutes when you press the button). The outputs A, B, C, D, E, F, G of the decoder 5, controlling the segments of the LCD 7 (see Fig. 2), with the key system 6, are connected to the control inputs of this key system through the additional key system 8. At the same time, each of the outputs of the decoder 5 is connected to the information input of the corresponding key of each of the four groups of the additional key system 8. The output of each key of the system 8 is connected to the control inputs of the corresponding key of each of the four groups and the key system 6, the output of each of the system keys 6 - with the corresponding segment of each of the four LCD bits 7. The control inputs of the keys of each of the four groups of the key system 8 are connected to the corresponding one of the outputs I, II, III, IV of the reading circuit 4 (the waveforms on these passages shown in FIG. 3). An output signal of a constant frequency f (for example, 32 Hz) of one of the triggers of frequency divider 2 is fed to the common LCD electrode and to the second control inputs of the system 6 keys, and the inverted signal f with the same signal to the first control inputs of the key system 6 trigger frequency divider. When the power is turned on, a reference signal begins to be generated (for example, 32768 Hz), which is fed to the input of frequency divider 2. At the outputs of the divider, signals of the necessary frequency appear on the blocks connected to the divider (for example, signals of frequency 1024 Hz and 512 Hz is fed to the readout circuit 4, the signals f and T of the frequency 32 Hz - to the blocks of the key system 6 and the LCD 7 signals of the frequency 1 Hz - to the counters 3). From the output of the I Hz frequency signal every second a pulse arrives at the time interval counters 3 (at the input of the counter of units of seconds), which account for the current time. At the times corresponding to pulses I, II, III, IV (Fig. 3), having, for example, a follow-up period equal to the period of the 512 Hz signal and a pulse duration equal to half the period of the 1024 Hz signal (see Fig. 3), multiplex reading circuit 4 alternately connects to the inputs of the decoder 5 information outputs of those counters 3, the states of which must be simultaneously displayed on LCD 7. Pulse sequences I, II, III, IV (Fig. 3) are fed from the reading circuit to the control inputs corresponding key groups of system 8 so that Simultaneously with the connection to the decoder 5 of one of the counters 3, the multiplexed readout circuit translates into conducting state that one of the key groups of the system 8, which transmits the signals of the decoder to the associated key group of the system 6, which controls the discharge of the indicator on which the this counter. At the time of connection to the decoder 5 of the other counters 3, the indicated group of key systems 8 is transferred to the non-conducting state, and on output capacitances "From this group, the decoder signals periodically transmitted by the same keys are dynamically memorized a control signal is given. The key system 6 controls the LCD segments 7 using the phase comparison method, applying the LCD segments to either the signal f, which is also fed to the common LCD electrode, or the inverted signal f, depending on the signal level at the control inputs of the key system 6, i.e. depending on the output signals of the decoder 5. If a segment receives a signal F, which is out of phase with the signal f, fed to a common LCD electrode, then the potential difference across the segment is equal to the supply voltage, and it is displayed. If the segment receives a signal f, then the voltage applied to the segment is zero and it is invisible.
Таким образом, в предлагаемых часах имеетс только один дешифратор, что, несмотр на введение дополнительной системы ключей, дает приблизительно 10% выигрыш в количестве элементов в схеме управлени ЖКИ и устран ет большую часть соединений между счетчиками и дешифраторами, которые присутствуют в случае немультиплексной схемы управлени , а также устран ет жесткую св зь между расположением счетчиков и соответствующих им дешифраторов на кристалле БИС., что существенно увеличивает плотность компоновки элементов на кристалле. Применение устройства в варианте электронных наручных часов с ЖКИ в 1,8 раза увеличивает плотность компоновки элементов на кристалле БИС, что дает значительный экономический эффект.Thus, in the proposed clock there is only one decoder, which, despite the introduction of an additional key system, gives about 10% gain in the number of elements in the LCD control circuit and eliminates most of the connections between the counters and decoders that are present in the case of a non-multiplex control circuit. and also eliminates the rigid connection between the location of the counters and their corresponding decoders on the LSI chip, which significantly increases the density of the layout of the elements on the chip. The use of the device in the version of an electronic wristwatch with a LCD 1.8 times increases the density of the layout of elements on an LSI chip, which gives a significant economic effect.