SU653756A1 - Устройство дл ортогонального преобразовани сигналов - Google Patents

Description

го и второтх) выходных формирователей сигналов, а первые выходы третьего и четвертого выходных формирователей сигналов подключены к вторым входам соответственно четвертого и третьего выходных формирователей сигналов, причем первые выходы выходных формирователей сигналов  вл ютс  выходами, а { )-ft вход блока предварительного суммировани  - входом устройства где N 2, , 3, 4. . . На фиг. 1 и 2 даны с.труктурные электрические схемы соответственно выходного формировател  сигналов и устройства дл  ортогонального преобразовани  сигналов при на фиг. 3 структурна  электрическа  схема блока предварительного суммировани  при 8 Дл  случа  предлагаемое устро ство содержит восемь 1выходных формиро вателей снгна;|ов, каждый из которых состо т из последовательно соединенных элемента задержки 1 и сумматора 2, другой вход и выход которого  вл ютс  первым входом 3 и первым выходом 4 выходного формировател  сигналов, вторым входом 5 и вторым выходом 6 которого  вл кугс  срртввтс твенно вход и выход элемента задержки 1. Кроме того , предлагаемое устройство содержит .блок 7 предварительного суммировани , к каждому из восьми входов которого подключен второй выход 6 соответствую щего выходного формировател  сигналов а выходные формирователи сигналов, объ

W:,W2.2®l2. динены в группы по четьфе выходных формировател  8-11 сигналов в каждой. При этом в каждой из групп выходных формирователей 8-11 сигналов первые входы 3 выходных формирователей 8-11 сигналов соединены с соответствующим выходом блока 7 предварительного суммировани , первые выходы 4 первого и второго выходных формирователей 8 и 9 сигналов подключены к вторым входам 5 соответственно первого и второго выходных формирователей 8 и 9 сигналов, а первые выходы 4 третьего и четвертого выходных формирователей Д.О и 11 сигналов подключены к вторым входам 5 соответственно четвертого- и третьего выходных формирователей 11 и 10 сигналов . Причем первые выходы 4 выходных формирователей 8-11 сигналов  вл ютс  выходами 12, а дев тый вход блока 7 предварительного суммировани  входом 13 устройства. Работа предлагаемого устройства по сн етс  с помощью алгоритма его функционировани . Выполнение ортогонального преобразовани , соответствующего 1-й строке матрицы Уолша-Адамара, %включаетс  умножении вектора входных данных V| размерности N на матрицу коэффициентов Уолша-Адамара , j, размерности . Матрица V/ образуетс  путем кронек ровского умножени  матри (N/2),(N;i)

W«« Wub ®Ь,

%л

8,62 .2

Обозначим компоненты вектора | через , где ,N При умножении вектора., на матрицу VJ , т. е. при

выполнении N ортогональных преобразований .., образуетс  вектор выходных данных , состо щий из компонент , где , N , причем кажда  из компоI

()

 вл етс  результатом одного ортогонального преобразовани .

Claims (1)

1. Сигналы, поступа .последовательно один за другим, образуют компоненты вектора входных данных . Обозначим период поступлени  сигналов Ai. Пусть в какой-нибудь момент времени tQвыпoлнено вычисление (-tp) 1 - Y((tp) вектора выходных данных. В момент вре- Mennij At поступает новый входной сигнал . Принима  его, необходимо изменить вектор входных данных следующим образом; сместить все компоненты так, чтобы ( ( отбросить ком ноненту на компоненте t-J Ct j+A-t) присвоить значение вновь пришедшего сигнала. Рассмотрим матрицу Х/ . Компонен ты вектора выходных данных (-t -t-u-t; можно получить, использу  значени  компонент .j (t-o) по следующим формулам , I/,1Ь + ДП /i(b)- 1 (to) + , (to -t- Д) ir2(b+At )-lf2 (to)-%(to) +(f-i (0 + Д ) L If3(fo+ДО ytf (fo) (to) u ) if(to+/Jf -1ГзШ-№р(У ( flt)J И.З приведенного выше правила построени  матрицы Уолша-Адамара (2) видно, что матрица Wgg состоит из блоков, представл ющих матрицу, вида ,,4 Поэтому дл  преобразовани  Wg g можно записать уравнени , использу  (3) y,(fo+uf) yi(fo)(o)(o+un Уг(о+М)-уИЬ)(о)(Ь-ьДО ff3(fo+Af) ifzf(b)(b)(fo + fln ,)(о)) (fo+ЛП y5({o-byif) 1)5(0)Щ ( (if(fo)+(,(fo+M) F6 ()-g6(fa)(b) (to)() r7() 1Г8(Ы+1%(Ы-2i /t (fe)(V/10 У8()(Ь)(Ь)-Z (4(fo)(fo+M)/ Дл  N 16, 32, 64 . . . выражени ; аналогичные формулам (З) и (4)полу- I чаютс  по индукции. Из формул (3) и J ( 4) видно, что дл  вычислени .(-(tg+A-t) необходимо хранить в пам ти (IQ) и (to Так, дл  , необходимо запомнить t (to) дл  Л (tj,) и IJ-oCio - ДЛЯ ) . V (ip), V(V Ч.(с) Однако из свойств матрицы УолшаАдамара известно, что она обладает обратимостью , т. е. (5) N N N,N В частности, дл  имеем t;(to)(i(toi- 2ftoi- j(to)-t f (6; Дл  получаем f(o}(Уi(o}-У2( (о) + Уч(+95Ы-Уб (оП7((о)}1б (7) r6(io)(lfi({o)-Ifz(o)Ъ (Ь)+У (M-{f5 (Ь)(М+У7 (0) дв(о)}18 (б) Таким образом, алгоритм выполпени  ртогонального преобразовани  при заключаетс  в выполнении сперва вычислений по формулам (7) и (8), а затем по формулам (4). В целом, при любом N, дл  полного вычислени  компонент вектора Yj () необходимо вычислитьN/4 - компонент вектора (to), а затем использовать их и компоненты BejcTopa ) ДЛ  получени  вектора (io+u-t)no формулам , аналогичным (4). Предлагаемое устройство при N 8 работает следующим образом. На 1-й - 8-й входы блока 7 предварительного суммировани , построет ного на сумматорах 14 - 23 (см. фиг. 3), аналогичных сумматорам 2, поступают с вторых выходов 6 выходных формирователей 8-11 сигналов хранимые в элементах задержки 1 значени  ранее вычисленных компонент вектора Ya(-t):(to-),yi(to),...,gCta). На выходах сумматоров 1.4 - 17 образуютс  сигналы в соответствии с урав и ми 2-,( Z3--y a,nvQ(io ) 6 etc) 7 Uo Z Ha выходе сумматора 18 образуетс  сигнал в соответствии с уравнением s-z.z, а на выходе сумматора 19 - сигнал в соответствии с уравнением. выходе сумматора20 образуетс  сигнал в соответствии с уравнением а на выходе сумматора 21 - сигнал в соответствии с уравнением г 8-2С 4 - 5- 6При поступлении на дев тый вход бло ка 7 предварительного суммировани ,  в л ющийс  входом 13 устройства, очередного сигнала, соответствующего 1(-Ьд-1-At на выходах сумматоров 22 и 23 образу ютс  сигналы в соответствии с уравнени ми Z,),CVA. Zg---2:r -2i 4( 4 2 g с ВЫХ Вычисленные значени  T-j дов сумматоров 22 и 23,  вл ющихс  выходами блока 7 предварительного сум ровани , цоступают на первые входы 3 выходных формирователей 8-11 сй налов соответствующих групп, в которых осуществл етс  окончательное вычисление компонент преобразованного вектора N|,Cto-t-At,). ,.., VeC-to-i- согласно формулам (4). Вычисленные значение поступают на выходы 12 устро ства дл  ортогонального преобразовани  сигналов в качестве результата восьми одновременно вьшолненных ортогональны преобразований последовательности прин тых сигналов, и кроме этого, запоминаютс  на период следовани  входных . сигналов в элементах задержки 1 выход ныхформирователей 8-11 сигналов. Далее описанный цикл вычислений повтор етс . В предлагаемом устройстве дл  ортогонального преобразовани  сигналов требуетс  только N элементов задержки, в то врем  как в известном устройстве их требуетс  NtOgf - Кроме того, блок предварительного суммировани  реализуетс  с помощью двухвхоповых сумматоров так, что общее число двухвходовых сумматоров в устройстве равно 1,25 N1 vEog IHiB то врем  как в известном устройстве число двухвходовых сумматоров равно N Og-g Таким образом, предлагаемое устройство позвол ет уменьшить число используемых элементов задержки и сумматоров. Формула изобретени  Устройство дл  ортогонального преобразовани  сигналов, содержащее N выходных формирователей сигналов, кажйый из которых состоит из последовательно соединенных элемента задержки и сумматора , другой вход и выход которого  вл ютс  первым входом и первым выходом выходного формировател  сигналов, вторым входом и вторым выходом которого  вл ютс  соответственно вход и выход элемента задержки, отличающеес   тем, что, с целью упрощени  устройства путем сокращени  числа элементов задержки и сумматоров,, введен блок предварительного суммировани , к каждо- му из N входов которого подключен второй выход соответствующего выходного форм1фовател  сигналов, а выходные формирователи сигналов объединены в группы по четь1ре выходных формировател  Сигналов в каждой, при этом в каждой из групп выходных формирователей сигналов первые входы выходных формирователей сигналов соединены с соответствующим выходом блока предварительного суммировани , первые выходы первого и второго выходных формирователей сигналов подключены к вторым входам ссЭответственно первого и второго выходных формирователей сигналов, а первые выходы третьего и четвертого выходных формирователей сигналов подключены к вторым входам соответственно четвертого и третьего выходных формирователей сигналов, причем первые выходы выход. Ных формирователей сигналов  вл ютс  выходами, а ( М+ 1)-й вход блока предварительного суммировани  - входом устройства, где ,п 2, 3, 4. . . Источники информации, прин тые во внимание при экспертизе 1. Патент США № 3792355, кл. 325-4, 1974.

   Фиг.2

   - 4,

   il хЦ

   IS I/7

   .;J

   фиг