SU632082A2 - Analogue-digital converter - Google Patents

Analogue-digital converter

Info

Publication number
SU632082A2
SU632082A2 SU772471749A SU2471749A SU632082A2 SU 632082 A2 SU632082 A2 SU 632082A2 SU 772471749 A SU772471749 A SU 772471749A SU 2471749 A SU2471749 A SU 2471749A SU 632082 A2 SU632082 A2 SU 632082A2
Authority
SU
USSR - Soviet Union
Prior art keywords
voltage
output
trigger
block
input
Prior art date
Application number
SU772471749A
Other languages
Russian (ru)
Inventor
Александр Григорьевич Афанасьев
Original Assignee
Предприятие П/Я В-2502
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2502 filed Critical Предприятие П/Я В-2502
Priority to SU772471749A priority Critical patent/SU632082A2/en
Application granted granted Critical
Publication of SU632082A2 publication Critical patent/SU632082A2/en

Links

Landscapes

  • Generation Of Surge Voltage And Current (AREA)

Claims (2)

щий блок 2, триггер 3 управлени , эле ;менты И 4,5,счетчик б,содержаищй триг ;еры 7-9 млад5 их разр дов и триггеры 0-12 старних разр дов, выходные шины 13, ключи 14,15, генератор 16 импульсов , элемент ИЛИ 17, инвертор 18. Работает преобразователь следующим образом. Кодирушцее напр жение подаетс  на блок 1. Сигнал Пуск поступает на элемент ИЛИ 17 и устанавливает триггер 3 в состо ние О. При этом открываетс  элемент И 5, триггеры младших разр дов 7-9 счетчика устаа триггеры старнавливаютс  в ших разр дов 10 - 12 - в второй вход блока 1 с декодирующего блока 2 поступает напр жение, равное кванту триггера 10 старших разр дов Д минус квант триггера 7 младших разр дов. Импульсы с генератора 16 черезключ 14 и элемент и 5-поступают на тригг еры 10 - 12 счетчика. На выходе декодирующего блока 2 наблюдаетс  ступенчато-нарастающее напр жение d амплитудой Ш А1 + ( д2) , где Н-( -число, записанное в триггерах старших разр ,дов 10 - 12 счетчика. Когда напр жение на выходе декодирующего блока 2 превысит кодируймое напр жение, импульс блока сравнеик  1 перебрасывает триггер 3 в состо ние . При этом закрываетс  элемент И 5, открываетс  элемент И 4 а триггеры младших разр дов 7-9 счетчика устанавливаютс  в положение О (напр жение на выходе декодирующего блока 2 уменьшаетс  на величину , Импульсы с генератора 16 поступаю на счетчик б, на выходе декодирующего блока 2 ступенчато-нарастающее напр жение измен ет скорость нарастани  и имеет аглплитуду hl-Al+n2- А2, где П2 -число, записанное в триггерах младших разр дов 7-9 счетчика, Когда напр жение на выходе декодирующего блока. 2 превысит кодируемое напр жение,импульс с блока 1 перебра -сывает триггер 3 в исходное (О) состо ние, а на выходе устройства возникает код, пропорциональный ампли туде кодируемого напр жени . . Если кодируемое напр жение попада в интервал h 1 - Я 1- &2 U nl-Al, кодирование происходит следующим образом . Когда в первом такте (триггер управлени  4 находитс  в положении О) напр жение с декодирующего блока 2 превысит кодируемое напр жение , триггер 3 сигналом блока 1 пеоебрасываетс  в положение , сбрасывает триггеры младших разр дов 7-9 счетчика в О и открывает элемент И 4} напр жение на выходе декодируюb5ero блока остаетс  больше кодируемоо напр жени . На потенциальном выходе блока 1 остаетс  потенциал,которым закрываетс  ключ 14 и через инвертор 18 открываетс  ключ 15. Очередной импульс с генератора 16 перебрасывает триггер 3 в состо ние О, схема возвращаетс  в исходное состо ние , а на выходе устройства возникает код, пропорциональный кодируемому напр жению. Таким образом, устройство дает возможность сократить врем  преобразовани  Дл  тех случаев, когда амплитуда кодируемого напр жени  имеет значени  внутри интервала п1-л1 - п 1д1, Формула изобретени  Аналого-цифровой преобразователь по авт. сз. № 400022, отличающийс  тем, что, с целью уменьшени  времени преобразовани  в него введены ключи, инвертор и элемент ИЛИ, причем генератор импульсов через первый ключ соединен со входами первого и второго элементов И, а через второй ключ - с первым входом элемента ИЛИ, второй вход которого соединен с шиной Пуск, а выход - со входом О триггера управлени , управл ющий вход первого ключа соединен с выходом блока сравнени  и со входом инвертора, выход которого соединен с управл кидим входом второго ключа. Источники информации, прин тые во внимание при экспертизе: 1. Гитис Э.И. Преобразователи информации дл  электронных цифровых Энердцодслительных устройств, М., ги ., 1970, с.50-56. unit 2, control trigger 3, ale; cops I 4,5, counter b, containing triggers; ers 7–9 young 5 bits and triggers 0–12 old bits, output buses 13, keys 14,15, generator 16 pulses, element OR 17, inverter 18. The converter works as follows. The codirus voltage is applied to block 1. The Start signal goes to element OR 17 and sets trigger 3 to state O. This opens element 5, the low-order triggers 7–9 of the counter are set to trigger 10–12 The second input of block 1 from decoding block 2 receives a voltage equal to the trigger quantum of 10 most significant bits D minus the trigger quantum of 7 lower bits. The pulses from the generator 16 are through the switch 14 and the element and 5 are fed to the trigger 10 - 12 counters. A step-increasing voltage d with amplitude W A1 + (d2) is observed at the output of decoding unit 2, where H- (is the number recorded in high-priority triggers, 10 - 12 counters. When the voltage at the output of decoding unit 2 exceeds the coded voltage The block impulse sravneik 1 flips trigger 3 to the state, and element 5 is closed, and element 4 is opened, and the low-order triggers 7–9 of the counter are set to O (the voltage at the output of the decoding unit 2 decreases by, Pulses from generator 16 post unit b, the output of the decoding unit 2 step-increasing voltage changes the rate of increase and has an aglplitudu hl-Al + n2-A2, where P2 is the number recorded in the low-order triggers 7-9 of the counter When the voltage is the output of the decoding unit. 2 will exceed the coded voltage, the pulse from the unit 1 enumerates the trigger 3 into the initial (O) state, and a code proportional to the amplitude of the coded voltage appears at the output of the device. . If the coded voltage falls into the interval h 1 - I 1 - & 2 U nl-Al, the encoding is as follows. When in the first cycle (control trigger 4 is in the O position) the voltage from decoding unit 2 exceeds the coded voltage, the trigger 3 by the signal of block 1 is reset to the position, resets the low-order triggers 7-9 of the counter in O and opens the And 4 element 4} the output voltage of a decoded b5ero block remains greater than the coded voltage. At the potential output of block 1, the potential remains which closes key 14 and opens key 15 through inverter 18. Another impulse from generator 16 flips trigger 3 to state O, the circuit returns to its initial state, and the output of the device generates a code proportional to to life. Thus, the device makes it possible to shorten the conversion time. For those cases where the amplitude of the coded voltage has a value within the interval p1-l1 - n 1d1, the invention of the analog-digital converter according to the author. sz. No. 400022, characterized in that, in order to reduce the conversion time, keys, an inverter and an OR element are entered into it, the pulse generator through the first key connected to the inputs of the first and second AND elements, and through the second key to the first input of the OR element, the second the input of which is connected to the Start bus, and the output to the control trigger input O, the control input of the first key is connected to the output of the comparison unit and the input of the inverter, the output of which is connected to the control input of the second key. Sources of information taken into account in the examination: 1. Gitis E.I. Information converters for electronic digital power sensor devices, M., g., 1970, pp. 50-56. 2. Авторское свидетельство СССР , 400022, Н 03 К 13/20, 1975.2. USSR author's certificate, 400022, H 03 K 13/20, 1975.
SU772471749A 1977-04-04 1977-04-04 Analogue-digital converter SU632082A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772471749A SU632082A2 (en) 1977-04-04 1977-04-04 Analogue-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772471749A SU632082A2 (en) 1977-04-04 1977-04-04 Analogue-digital converter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU400022 Addition

Publications (1)

Publication Number Publication Date
SU632082A2 true SU632082A2 (en) 1978-11-05

Family

ID=20703185

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772471749A SU632082A2 (en) 1977-04-04 1977-04-04 Analogue-digital converter

Country Status (1)

Country Link
SU (1) SU632082A2 (en)

Similar Documents

Publication Publication Date Title
SU632082A2 (en) Analogue-digital converter
US6803868B2 (en) Method and apparatus of producing a digital depiction of a signal
KR840004337A (en) PCM signal encoder
SU902249A1 (en) Time interval-to-digital code converter
SU917337A1 (en) Logarithmic voltage-to-code converter
SU622076A1 (en) Arrangement for converting series binary code into decimal one
SU1381706A1 (en) Conveyer analog-to-digital converter
SU1750043A1 (en) Voltage comparator
SU1594688A1 (en) Follow-up a-d converter
SU1487150A1 (en) Pulse sequence shaper
SU590798A1 (en) Telemetering system adaprive switch
SU621087A1 (en) Analogue-digital converter
SU886236A2 (en) Self-checking analogue-digital converter
SU547702A1 (en) Device for determining extremum parameters
SU1451865A1 (en) Code-to-voltage converter
SU881731A1 (en) Binary coded decimal code coder
SU1388989A2 (en) A-d converter
SU1562932A1 (en) Device for determining variation of analog signal
SU641482A1 (en) Displacement-to-code converter
SU1001465A1 (en) Analogue-digital converter
SU463980A1 (en) Multichannel digital statistical analyzer
SU746666A1 (en) Remote measuring system adaptive switching device
SU903903A1 (en) Integrating analogue-to-code converter
SU587616A1 (en) Analogue-to-digital converter
SU736151A1 (en) Displacement-to-code converter