SU600710A1 - Частотно-импульсный допусковый компаратор - Google Patents

Description

1

Изобретение относитс  к имстульсной технике .

Известен частотный компаратор 1, который содержит генератор импульсов, счетчик, формирователи, группы веитилей, схему сборки , схему И, ключи и триггеры. В одном из иериодов сравниваетс  период контролируемой частоты с меньшим допуском (соответствуюпдим верхией частоте), а в следующем периоде - с большим допуском (соответствующим нижней частоте).

Наиболее близким по техгнической сущности к изобретению  вл етс  частотный компаратор , содержащий счетчик импульсов, одни вход которого соединен с генератором импульсов , а другой через формирователи импульсов- со в;ходом компаратора, два триггера , первые выходы которых соедИНеньг с выходами устройства, а вторые через логический элемент И - с третьим выходом устройства , три логических элемента И-НЕ, выходы 1которых соедииены с соответствующими входами упОМ нутьгх триггеров, причем один вход каждого из логических элементов И-НЕ св зан с выходом входного формнровател  импульсов, а второй вход первого из этих элементов через инвертор соединен со вторым входом третьего логического элемента И-НЕ и подключен к входам уиравлени  счетчика

2. Такой компаратор ие обеспечивает достаточного быстродействи .

Нелью изобретени   вл етс  новып1ение быстродействи . Поставленна  цель достигаетс  тем, что в компаратор введс-ны два блока сравнени  кодов, логическ11И элемент ИЛИ, счетный триггер и лонолн11тел1Я1Ы1 1 логИЧеский элемент П-НЕ, npH4eNi одпи входы блоков сравне1И1  кодов соединены с источниками кодов, вторые входы поразр дно- с выходами счетчика, а входы управлени -с выходами счетного триггера, выходы блоков сравиеиИЯ кодов подключены ко входам логического элемента НЛП, выход которого соединен с одним СЧСГНОГО Тр)1Ггера и одним входом доиолнитсльного логического элемента П-НЕ; второй вход этого элсмеита Н-НЕ соединен с иервЫМ выходом счетного триггера и третьнм входом первого логичеекого элe ;cнтa П-НЕ, при этом выход дополнительного логического элемента П-НЕ св заи со входами унравленИЯ счетчиком, второй вход счетного триггера-с формирователем ими}льсов. а его второй выХод--со вторым входом второго логического элемента Н-НЕ.

Структурна  электрнчеека  схема нредлагаемого компаратора приведена на чертеже.

Комг аратор содержит входной формирователь 1, ечетчик имп льеов 2, генератор Импульсов 3, блоки сравнени  кодов 4 5, ЛОгический элемент ИЛИ 6, триггеры 7 и 8, счетный триггер 9, логические элементы И-НЕ 10-13, формирователь имиульсов 14, логический элемент И 15 и инвертор 16. Входной сигнал подаетс  на вход 17, а сигналы установки кодов-на входы 18 И 19. Выходные сипналы снимаютс  с выходов 20-22.

Работа устройства рассматриваетс  дл  случа  древышенИЯ контролируемой частоты FX значени  верхнего доиуска. В момент окончани  очередного периода контролирземой ча стоты FX счетчИК ИМлульсов 2 и счетный триггер 9 имнульсом с выхода формировател  14 устанавливаетс  в ноль, и начинаетс  заполнение счетчика 2 имнульсами с выхода генератора 3. К мОМенту окончани  следующего нериода частоты FX состо ние счетного триггера 9 не мен етс  (так как число в счетчике 2 не достигает значени  кода, соответствующего верхнему пределу частоты FX), и в момент окончани  этого периода имлульс с выхода формировател  1 поступает на логический элемент 12 И-НЕ, открытый разрещающим нотенциалом с нулевого выхода триггера 9, а импульс с выхода элемента 12 устанавливает тр-иггеры 7 и 8 (предыдущее состо ние триггеров не рассматривалось) в ноль, в результате чего на выходе 20 лолического элемента 15 И, на входы iKOiTOporo поступают единичные сигналы с выходов триггеров 7 И 8, по вл етс  сигнал «Больще, указывающий , что контролируема  частота FX иревыщает значение верхнего допуска. Если значение частоты F не мен етс , то каждый раз в момент оконча.ни  периода частоты FX импульсом с выхода логического элемента 12 И-НЕ подтверждаетс  нулевое состо ние триггеров 7 1И 8.

Когда значение частоты F ниже верхнего допуска di: , то до окончани  периода понизившейс  частоты FX на выходе блока 4 сравнени  кодов по вл етс  импульс, поступающий на вход логического элемента 6 ИЛИ и затем на вход счетного триггера 9, который по окончании постунившего импульса иереключаетс  в единичное состо ние, в результате чего разрещающий сигнал на выходе логического элемента 10 И-НЕ остаетс , логический элемент 12 И-НЕ запираетс , а логический элемент 11 И-НЕ отпираетс . В момент окончани  периода частоты FX импульс с выхода логического элемента 11 И- НЕ устанавливает триггер 7 в единичное состо ние и подтверждает нулевое состо ние трИггера 8. Сигнал на выходе 20 исчезает и по вл етс  на выходе 21. Это значит, что частота jp;v находитс  в диапазоне, ограниченном установленными допусками. Если значение частоты FX не мен етс , то каждый раз в момент Окончани  периода частоты FX импульсом с выхода логического элемента 11 и-НЕ и подтверждаетс  единичное состо ние триггера 7 и нулевое состо ние триггера 8. Когда частота FX меньще нижнего допуска

dz: , то до окончани  периода этой еще более низкой частоты FX сначала по вл етс  импульс на выходе блока 4 сраВ|Нени  кодов, переключающий счетный триггер 9 в единичное состо ние, а затем при равенстве числа в счетчике импульсов 2 и значению кода нижнего допуска - единичный потенциал на выходе блока 5 сравнени  кодо;в, который поступает на первый ВХод логического элемента

И-НЕ 10, открытого по второму входу разрешающим потенциалом с единичного выхода счетного триггера 9. На выходе элемента 10 устанавливаетс  нулевой сигнал, в результате чего счетчик 2 запираетс  и на выходе блока 5 фиксируетс  единичный потенциал. Логический элемент И-НЕ 11 запираетс , а логический элемент 13 И-НЕ отпираетс  сигналом с выхода инвертора 16. В момент окончани  периода нового значени  частоты FX

импульс с выхода элемента 13 устанавливает триггер 8 в единичное состо ние, а триггер 7 - в нулевое. Сигнал на выходе 22 указывает , что частота FX меньше значени  нижнего допуска.

При увеличении частоты FX изменение состо ни  триггеров 7 и 8 и переключение сигнала на выходах 20-22 происходит в обратном пор дке.

Ф о р м у л а и 3 о б р е т е н и  

Частотно-импульсный дОПусковый компаратор , содержащий счетчик импульсов, один вход которого соединен с генератором импульсов , другой вход через формирователи

импульсов соединен со входом устройства, два триггера, первые выходы которых соединены с выходами устройства, а вторые выходы через логический элемент И соединены с третьим выходОМ устройства, три логических

элемента И-НЕ, (Выход каждого из которых соединен со входами упом нутых триггеров, причем один вход каждого и-з логических элементов И-НЕ соединен с входом входного формировател  импульсов, а второй

первого из этих логических элементов И-НЕ соединен со вторым входом третьего логического элемента И-НЕ через инвертор и подключен к входам управлени  счетчика, отличающийс  тем, что, с целью повыщени  быстродействи , в него введены два блока сраВ1нени  кодов, логический элемент Р1ЛИ, счетный триггер и дополнительный логический элемент И-НЕ, причем одни входы блоков сравнени  кодов соединены с источникамн сигналов кодов, вторые их входы соединены поразр дно с выходами счетчика, а входы управлени  бЛОков сравнени  кодов соединены с выходами счетного триггера, выходы блоков сравнени  кодов подключены ко

входам логического элемента ИЛИ, выход которого соединен с одним выходом счетного триггера и олним входом дополнительного логического элемента И-НЕ, второй вход которого соединен с первым выходом счетного

триггера и третьим входом первого логичеСКОРО элемента И-НЕ, прИ этом выход дополнительного лопического элеме«та И-НЕ соединен со входами управлени  счетчиком, второй В:ход счетного триггера соединен с выходом формировател  импульсов, а второй выход триггера соединен со вторым входом второго из упом нутых логических элементов И-НЕ.

6

Источники информации, прин тые во виимаНИе ирИ экспертизе

1. Авторское свидетельство СССР №458944, кл. Н ОЗК 5/18, 1973.

№ 1301357,

2. Патент Великобритании кл. Н ЗТ, 1970.