SU599747A1

SU599747A1 - Аналого-цифровой преобразователь

Info

Publication number: SU599747A1
Application number: SU762430528A
Authority: SU
Inventors: М.Е. Глушковский
Original assignee: Предприятие П/Я В-2502
Priority date: 1976-12-17
Filing date: 1976-12-17
Publication date: 1986-03-30

Abstract

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий зар дно-разр д- ное устройство, выход которого,соединен с первым входом первого Д-триг- гера, первьш вход зар дно-разр дного устройства соединен с входами устройства управлени , второй вход - с первым выходом устройства управлени , а третий вход соединен с выходом вто^ рого Д-триггера и с первым входом элемента И, второй выход устройства управлени соединен с первым входом счетчика, второй вход которого соединен с выходом элемента И, второй вход которого соединен с первым входом второго Д-триггера, генератор, третий Д-триггер, отличающий г' -.«fс тем, что, с целью уменьшени дисперсии преобразовани , введены четыре дифференциальных приемника, элемент с пр мым и инверс1;[ым входами, причем выход первого Д-триггера через первый дифференциальный приемник соединен с первым входом третьего Д-триггера, выходы которого через дифференциальный приемник соединены со вторым входом второго Д-триггера,"выход генератора через последовательно соединенные элемент с пр мым и инверсным входами, третий и четвертый дифференциальный приемники соединен с первым входом второго Д-триггера, а первый вход и выход ' третьего дифференциального приемника соединены соответственно со вторыми входами первого и второго Д-триггеров,2. Преобразователь по п.1, о т - личающийс тем, что, с целью сохранени уменьшени дисперсии преобразовани при вли нии внешних дистабилизирующих факторов, дифференциальные приемники, подключенные ко входам одного триггера, выполнены на одном кристалле по интегральной технологии.I(ЛСПсо X) ^

Description

Изобретение относитс к вычислительной технике и может использовать с в качестве преобразовател напр жени в код.

Известен аналого-цифровой преобразователь , состо щий из генератора , триггера, ключа и счетчика импульсов .

Однако такое устройство имеет сложное оборудование.

Известен аналого-цифровой преобразователь , содержащий зар дно-разр дное устройство, выход которого соединен с первым входом первого Дтриггера , первый вход зар дно-разр дного устройства соединен с входом устройства управлени , второй вход соединен с первым выходом устройства управлени , а третий вход соединен с выходом второго Д-триггера и с первым входом элемента И, второй выход устройства управлени соединен с первым входом счетчика, второй вход которого соединен с выходом элемента И, второй вход которого соединен с первым входом второго Д-триггера, генератор, третий Д-триггер.

Однако преобразователь имеет значительную дисперсию преобразовани .

Цель изобретени - уменьшение дисперсии преобразовани .

Дл этого в аналого-цифровой преобразователь , содержащий зар дноразр дное устройство, элемент И,счетчик , устройство управлени ,генератор три Д-триггера, введены четыре дифференциальных приемника, элемент с пр мым и инверсньм входами, причем выход первого Д-триггера через первый дифференциальный приемник соединен с первым входом третьего Д-триггера , выход которого через второй дифференциальный приемник соединены со вторым входом второго Д-триггера выход генератора через последовательно соединенные элемент с пр мым и инверсным входами,третий и четвертый дифференциальный приемники соединен с первым входом второго Д-триггера, а первый вход и выход третьего дифференциального приемника соединены соответственно со вторыми входами первого и второго Д-триггеров,

С целью сохранени уменьшени дисперсии преобразовани при вли нии внешних дистабштизирующих факторов дифференциальные приемники, подключенные ко входам одного триггера, вы-(

полнены на одном кристалле по интегральной технологии.

На чертеже дана структурна электрическа схема предлагаемого устройства .

Входна шина 1 через последовательно соединенные зар дно-разр дное . устройство 2, первый Д-триггер 3, первый дифференциальный приемник 4, второй Д-триггер 5, второй дифференциальный приемник 6, третий Д-триггер 7 и элемент И 8 соединена со счетчиком 9. Выход третьего Д-триггера 7 соединен также с зар дно-разр дным устройством 2. Входна шина 1 через устройство 10 управлени соединена с управл ющими входами зар дноразр дного устройства 2 и счетчика 9. Генератор 11 через элемент 12 с пр мым и инверсным выходами соединен с С-входом первого Д-триггера 3. Выходы элемента 12 через третий дифференциальный приемник 13 соединен также с С-входом второго Д-триггера 5 и четвертым дифференциальным приемником 14, выход которого подключен к С-входу третьего Д-триггера 7 и элементу И 8. Пр мые и инверсные входы всех дифференциальных приемников подключены к соответствующим выходам предьщущих элементов, выход 15 счетчика 9 вл етс выходом всего преобразовател .

Измер емый импульс поступает на входную шину 1 зар дно-разр дного устройства 2 и зар жает запоминающий конденсатор этого устройства до максимального значени . Одновременно этот же импульс поступает на устройство 10 управлени , которое после зар дки конденсатора блокирует вход зар дно-разр дного устройства 2.Далее на Д-вход Д-триггера 3 поступает несфазированный временный интервал,

5 которьй фазируетс с импульсами генератора 11, проход цепочку Д-триггеров 3, 5, 7. Сфазированный временной интервал с выхода Д-триггера 7 поступает обратно в зар дно-разр д0 ное устройство 2 дл включени тока линейного разр да. Кроме того, Дтриггер 7 управл ет элементом И 8, которьй пропускает на счетчик 9 число импульсов, пропорциональное измер емой амплитуде. После окончани временного интервала по команде с устройства 10 управлени код счетчика 9 считываетс в накопитель.

Дл четкой работы преобразователе необходимо, чтобы временной интервал на выходе Д-триггера 7 бьш хорошо сфазирован с импульсами генератора 1 1 и поэтому используетс многократна фазировка на Д-триггерах, Однако при фазировке на триггере одновременно перепадов обеих пол рностей возникает нестабильность, обусловленна тем, что поскольку Д-триггер состоит из двух инверторов, то при запуске в тот инвертор, с которого снимаетс сигнал на следующий триггер, сигнал может попасть на следуюпщй триггер, а первьш триггер не переброситс . Особенно усиливаетс этот эффект, если окажетс , что порог срабатывани триггера ниже порога срабатывани второго инвертора. Нестабильность фазировки приводит ff нечетному включению разр дного тока и, как следствие, к повышению дисперсии преобразовател .

Дл полного исключени нестабильности между триггерами включен дифференциальный приемник, который при

подаче сигнала на один из входов обладает двойным порогом срабатывани . Дифференциальный приемник подключаетс к триггеру симметрично что позвол ет фазировать перепады обеих пол рностей. Дл компенсации дополнительной задержки в цепи фазировки необходимо включить аналогичные элементы в цепи синхронизации.На выходе генератора необходим элемент с пр мым и инверсным входами дл запуска третьего дифференциального при емника.

Дл сохранени компенсации задер жек при изменении внешних условий первый и третий, а также второй и четвертый дифференциальный приемники необходимо выполн ть попарно на одном кристалле по интегральной технологии .

Включение дифференциальных приемников позвол ет сформировать входные сигналы дл триггеров фазировки и за счет этого уменьшить дисперсию преобразовани .

Claims

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий зарядно-разрядное устройство, выход которого.соединен с первым входом первого Д-триггера, первый вход зарядно-разрядного устройства соединен с входами устройства управления, второй вход - с первым выходом устройства управления, а третий вход соединен с выходом второго Д-триггера и с первым входом элемента И, второй выход устройства управления соединен с первым входом счетчика, второй вход которого соединен с выходом элемента И, второй вход которого соединен с первым входом второго Д-триггера, генератор, третий Д—триггер, о тличающий— с я тем, что, с целью уменьшения дисперсии преобразования, введены четыре дифференциальных приемника, элемент с прямым и инверсным входами, причем выход первого Д-триггера через первый дифференциальный приемник соединен с первым входом третьего Д-триггера, выходы которого через дифференциальный приемник соединены со вторым входом второго Д-триггера,’ выход генератора через последовательно соединенные элемент с прямым и инверсным входами, третий и четвертый дифференциальный приемники соединен с первым входом второго Д-триггера, а первый вход и выход третьего дифференциального приемника соединены соответственно со вторыми входами первого и второго Д-триггеров.

2. Преобразователь по п.1, о т личающийся тем, что, с целью сохранения уменьшения дисперсии преобразования при влиянии внешних дистабилизирующих факторов, дифференциальные приемники, подключенные ко входам одного триггера, выполнены на одном кристалле по интегральной технологии.

1 Ч 5