SU591853A2 - Code converter - Google Patents

Code converter

Info

Publication number
SU591853A2
SU591853A2 SU762426298A SU2426298A SU591853A2 SU 591853 A2 SU591853 A2 SU 591853A2 SU 762426298 A SU762426298 A SU 762426298A SU 2426298 A SU2426298 A SU 2426298A SU 591853 A2 SU591853 A2 SU 591853A2
Authority
SU
USSR - Soviet Union
Prior art keywords
converter
code converter
generator
pulse
input
Prior art date
Application number
SU762426298A
Other languages
Russian (ru)
Inventor
Леонид Борисович Бодаревский
Original Assignee
Предприятие П/Я В-8624
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8624 filed Critical Предприятие П/Я В-8624
Priority to SU762426298A priority Critical patent/SU591853A2/en
Application granted granted Critical
Publication of SU591853A2 publication Critical patent/SU591853A2/en

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Description

(54) ПРЕОБРАЗОВАТЕЛБ КОДА(54) CODE CONVERSION

Предложенный преобразователь кода предназначен дл  использовани  в вычислительной технике, в частности в устройствах вывода пифровых вычислительных машин (ЦВМ), а также в телеметрических устройствах. Известный преобразователь кода по основному авт. СБ. Хо 525945  вл етс  наиболее близким по технической сущности к предложенно .му. В этом преобразователе максимальна  norpeujHOCTb преобразовани  принимает значение, близкое к единице младшего разр да . Однако обша  погрешность аппаратуры, в которой используетс  преобразователь, с учетом погрешности квантовани  преобразуемой величины может превышать единицу .v1лaдпJeго разр да. Цель изобретени  - повышение точности преобразовани  кода. Поставленна  цель достигаетс  тем, что в преобразователь введена шина начальной установки , соединенна  с единичным входом старшего разр да накапливаюш,его сумматора и с нулевыми входами его остальных разр дов. На фиг. 1 изображена функциональна  схема предложенного преобразовател ; на фиг. 2- эпюры временных диаграмм, по сн юшие его работу. Преобразователь кода содержит генератор импульсов , первый элемент И 2, входной 3 и выходной 4 счетчики, дешифратор 5, второй элемент И 6, накапливающий сумматор 7, первую группу внешних шин 8, генератор 9 сдвинутых серий импульсов, третий элемент И 10, входную управл ющую и1ину 1 1, элемент ИЛИ 12, вторую 13 и третью 14 группы вненщих шин и щину 15 начальной установки. Генератор 9 сдвинутых серий и.мпульсов предназначен дл  преобразовани  входной последовательности импульсов в две последовательности (серии)., сдвинутые одна от {осительно другой приблизительно на половину периода следовани  импульсов. Преобразователь работает следуюш,им образо .м. Генератор импульсов 1 вырабатывает носледовательность импульсов, котора  не проходит через первый эле.мент И 2 до тох пор, пока входной счетчик 3 находитс  в нулевом состо нии. После записи по пипам 8 в счетчик 3 преобразуемого числа дещифратор 5 открывает первый элемент И 2, и последовательность импульсов первой серии с первого выхода генератора 9 поступает одновременно в счетчик 3, работающий на вычитание, и в счетчик 4, работающий на сложение имиульсов.The proposed code converter is intended for use in computing, particularly in output devices of python computers, as well as in telemetry devices. Known code converter on the main author. Sat Ho 525945 is the closest in technical essence to the proposed. In this converter, the maximum norpeujHOCTb conversion takes on a value close to one of the least significant bit. However, the overall error of the equipment in which the converter is used, taking into account the quantization error of the transformed value, can exceed one .v1jad bit of its discharge. The purpose of the invention is to improve the accuracy of code conversion. The goal is achieved by the fact that a bus of the initial installation is inserted into the converter, connected to the single input of the highest bit accumulates, its accumulator and to the zero inputs of its other bits. FIG. 1 shows a functional diagram of the proposed converter; in fig. 2- diagrams of time diagrams for his work. The code converter contains a pulse generator, the first element 2, the input 3 and output 4 counters, the decoder 5, the second element 6, the accumulating adder 7, the first group of external buses 8, the generator 9 of the shifted pulse series, the third element 10, the input control I1 1 1, element OR 12, the second 13 and the third 14 groups of external tires and bus 15 of the initial installation. The generator 9 of the shifted series of pulses is designed to convert the input pulse sequence into two sequences (series) that are shifted from one {approximately the other by about half the pulse following period. The converter works in the following way. The pulse generator 1 generates a pulse sequence that does not pass through the first element AND 2 until the input counter 3 is in the zero state. After recording on pips 8 into counter 3 of the number to be converted, decipher 5 opens the first element I 2, and the sequence of pulses of the first series from the first output of the generator 9 goes simultaneously to counter 3, working on subtraction, and to counter 4, working on adding emuls.

SU762426298A 1976-12-06 1976-12-06 Code converter SU591853A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762426298A SU591853A2 (en) 1976-12-06 1976-12-06 Code converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762426298A SU591853A2 (en) 1976-12-06 1976-12-06 Code converter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU525945 Addition

Publications (1)

Publication Number Publication Date
SU591853A2 true SU591853A2 (en) 1978-02-05

Family

ID=20685193

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762426298A SU591853A2 (en) 1976-12-06 1976-12-06 Code converter

Country Status (1)

Country Link
SU (1) SU591853A2 (en)

Similar Documents

Publication Publication Date Title
SU662932A1 (en) Fibonacci p-code-to-binary code converter
SU591853A2 (en) Code converter
SU928349A1 (en) Device for squaring pulse-number code
SU612240A1 (en) Converter of the integer part of binary code into binary-decimal one
SU482888A1 (en) Voltage converter in self-monitoring code
SU884134A1 (en) Converter of decimal code into binary and binary coded decimal code with error check
SU369565A1 (en) DEVICE FOR CALCULATION OF FUNCTION y = e ^
SU1270776A1 (en) Analog-digital function generator
SU432487A1 (en) CONVERTER BINDING-DECIMAL CODE TO UNITARY CODE
SU565309A1 (en) Accumulating register
SU714644A1 (en) Converter of parallel binary-decimal 8-4-2-1- code into frequency
SU468236A1 (en) Code Conversion Device
SU905999A1 (en) Analogue-digital converter
SU744545A1 (en) Binary-to-binary-decimal code converter
SU622076A1 (en) Arrangement for converting series binary code into decimal one
SU588543A1 (en) Device for adding binary numbers
SU1150767A2 (en) Analog-to-digital converter with self-check
SU732884A1 (en) Sino-cosine functional converter
SU841111A1 (en) Voltage-to-code converter
SU387529A1 (en) SHE
SU1113826A1 (en) Shaft turn angle encoder
SU752215A1 (en) Time interval-to-digital code converter
SU869065A1 (en) Frequency divider
SU886236A2 (en) Self-checking analogue-digital converter
SU881731A1 (en) Binary coded decimal code coder