SU555552A1 - Device for compressing the input signal - Google Patents

Device for compressing the input signal

Info

Publication number
SU555552A1
SU555552A1 SU2172362A SU2172362A SU555552A1 SU 555552 A1 SU555552 A1 SU 555552A1 SU 2172362 A SU2172362 A SU 2172362A SU 2172362 A SU2172362 A SU 2172362A SU 555552 A1 SU555552 A1 SU 555552A1
Authority
SU
USSR - Soviet Union
Prior art keywords
signal
output
input
divider
amplifier
Prior art date
Application number
SU2172362A
Other languages
Russian (ru)
Inventor
Сергей Родионович Зиборов
Original Assignee
Севастопольский Приборостроительный Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Севастопольский Приборостроительный Институт filed Critical Севастопольский Приборостроительный Институт
Priority to SU2172362A priority Critical patent/SU555552A1/en
Application granted granted Critical
Publication of SU555552A1 publication Critical patent/SU555552A1/en

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ СЖАТИЯ ВХОДНОГО СИГНАЛА соединен с входом усилител  1 через последовательно соединенные смеситель 9 и фильт 10. Выход фильтра 10 соединен также через последовательно соединенные усилительограничитель 11, фазовый детектор 12, к второму входу которого подключен выход опорного генератора 13, генератор гармонических сигналов 14 с первым входом смесител  9. ,Устройство работает следующим образом. Делитель 8 имеет п ступеней ослаблени , коэффициенты передачи которых выбираютс  равными где i 1, 2, -п-номер ступени ослаблени  делител  8; посто нна  величина, равна  отношению величин ослаблени  соседних ступеней делител  8, Число устойчивых состо ний блока управлени  6 выбираетс  равным и Делитель 8 делит входной сигнал U так что сигнал и на его выходе равен Сигнал с выхода делител  поступает на сме ситель 9, который перемножает сигнал Ug. с выходным сигналом генератора гармони- ческих сигналов 14. Фильтр 10 выдел ет из выходного сигнала смесител  9 соста&л ющую (Jj с разностной частотой F ),СП где 1 - частота входного сигнала U, частота сигнала на выходе генера тора 14. Усилитель-ограничитель 11 усиливает и ограничивает по амплитуде сигнал U и тем самым предотвращает изменение выходного сигнала фазового детектора 12 при изменеНИИ амплитуды сигнала UФазовый дете тор 12 сравнивает по фазе выходные сигна лы усилител -ограничител  11 и опорного генератора 13 и вырабатывает сигнал, величина которого пропорциональна разности фаз сравниваемых сигналов. Генератор гармонических сигналов 14 непрерывно подстраиваетс  по частоте вы- ходным сигналом фазового детектора 12 так что частота F сигнала U j на выходе фильт ра 10 равна частоте опорного генератора 13. Усилитель 1 усиливает сигнал Oj,, который с выхода усилител  1 поступает на вх амплитудного детектора 2, который детекти рует выходной сигнал усилител  1. С выхо амплитудного детектора 2 сигнал поступает на вход блока сравнени  3, который сравни вает сигнал U на выходе амплитудного детектора 2 с пороговыми величинами 1/.и которые заданы в блоке сравнени  3, При выполнении услови  блок сравнени  3 вырабатывает импульсы на входе ключа 4. Каждый из импульсов проходит через ключ 4 и переключает блок управлени  6 в состо ние, которому соответст включение следующей меньшей ступени ослаблени  делител  8. При этом сигналы и , и , и увеличиваютс  в тп раз. Аналогичные переключени  происход т, пока не окажетс  выполненным условие 0 -- 4 ри выполнении которого блок сравнени  3 не вырабатывает импульсы и никаких перелючений в устройстве не происходит. При включении ступени наименьшего осаблени  делител  8 ключ 4 закрываетс  и отключает блрк сравнени  3 от блока управлени  6, предохран   устройство от циклического переключени  при выполнении услови  4. В этом состо нии устройство будет находитс , пока не окажетс  выполненным условие и 4. 171 UQ При этом блок сравнени  3 вырабатьшает импульсы на входе ключа 5. Каждый из импульсов проходит через ключ 5 и переключает блок управлени  6 в состо ние, которому соответствует включение следующей большей ступени ослаблени  ус илител б, в результате чего сигналы U , U , U. уменьшаютс  вт раз. Аналогичные переключени  происход т, пока не окажетс  выполненным условие 5. При включении ступени наибольшего ослаблени  делител  8 ключ 5 закрываетс  и отключает блок сравнени  3 от блоха управлени  6, предохран   устройство от циклического переключени  при выполнении услови  6. В этом состо нии устройство будет нахо дитьс , пока не окажетс  вьшолненным условие 4. Далее работа устройства происходит аналогично описанным ранее случа м. Синхронно с переключением ступеней ослаблени  делител  8 цифровой индикатор 7 индицирует величину ослаблени  делител  8, либо выбранный предел сжати  входного сиг нала и , Параметры блоке сравнени  3 шлбраны так, что период повторени  вырабатываемых им импульсов больше времени, необходкмого дл  однократного переключени  блока упра&лени  6 и всех св занных с ним элементов. Введение в устройство новых элементов смесител , фильтра, усилител -ограничител , фазового детектора, опорного генератора и генератора гармонических сигналов - позвол ет перенести анализ уровн  выходного сиг нала делител  на фиксированную частоту при изменении частоты входного сигнала в широких пределах. За счет этого расшир етс  частотный диапазон работы устройства. ормула изобретени  Устройство дл  сжати  входного сигнала , содержащее последовательно соединенные усилитель, амплитудный детектор и блок сравнени , выходыкоторого через ключи подключены к входам блока управлени , выходы которого соединены с входами цифрового индикатора и делител , а управл ющие входы ключей соединены с соответствующими выходами блока управлени , о т л и ч а ющ е е с   тем, что, с целью расширени  частотного диапазона, в него введены опорный генератор и последовательно соединенные смеситель, фильтр, усилитель-ограничитель , фазовый детектор и генератор гармонических сигналов, выход которого подключен к первому входу смесител , второй вход которого соединен с выходом делител , при этом выход фильтра подключен к входу усилител , а второй вход фазового детектора соединен с выходом опорного генератора . Источники информации, прин тые во внимание при экспертизе: 1. Авторское свидетельство СССР №417862, М. Кл Н 01 Р 1/22, 1970.(54) A COMPRESSION DEVICE FOR INPUT SIGNAL is connected to the input of amplifier 1 via serially connected mixer 9 and filter 10. The output of filter 10 is also connected via serially connected amplifier limiter 11, phase detector 12, to the second input of which the output of reference generator 13 is connected, harmonic signal generator 14 with the first input of the mixer 9. The device operates as follows. The divider 8 has n attenuation stages, the transfer coefficients of which are equal to where i 1, 2, n is the number of the attenuator stage of the divider 8; constant value, equal to the ratio of the attenuation values of the neighboring stages of the divider 8, the number of stable states of the control unit 6 is chosen equal to and divider 8 divides the input signal U so that the signal and its output equal to the signal from the output of the divider is fed to the mixer 9, which multiplies the signal Ug. with the output signal of the harmonic signal generator 14. The filter 10 extracts from the output signal of the mixer 9 the composition of the amp (Jj with difference frequency F), SP where 1 is the frequency of the input signal U, the frequency of the output signal of the generator 14. Amplifier limiter 11 amplifies and limits the amplitude of the signal U and thereby prevents the output signal of the phase detector 12 from changing when the amplitude of the signal is changed. U Phase detector 12 compares in phase the output signals of the limiting amplifier 11 and the reference oscillator 13 and produces a signal rank is proportional to the difference of the compared signal phase. The harmonic signal generator 14 is continuously adjusted in frequency by the output signal of the phase detector 12 so that the frequency F of the signal U j at the output of the filter 10 is equal to the frequency of the reference oscillator 13. Amplifier 1 amplifies the signal Oj, which from the output of amplifier 1 is fed to the amplitude detector 2, which detects the output signal of amplifier 1. From the output of the amplitude detector 2, the signal is fed to the input of the comparison unit 3, which compares the signal U at the output of the amplitude detector 2 with threshold values 1 / and which are specified in the block 3, When the condition is fulfilled, the comparison unit 3 generates pulses at the input of the key 4. Each of the pulses passes through the key 4 and switches the control unit 6 to a state that corresponds to the activation of the next smaller attenuation stage of the divider 8. And the signals and, and, and increase by times. Similar switchings take place until condition 0–4 is fulfilled. During the execution of which the comparison unit 3 does not generate pulses and no switchings occur in the device. When the minimum level of the splitter 8 is turned on, the key 4 closes and turns off comparison 3 from the control unit 6, protecting the device from cyclic switching when condition 4 is satisfied. In this state the device will stay until condition 4 is satisfied. 171 UQ the comparison unit 3 generates pulses at the input of the key 5. Each of the pulses passes through the key 5 and switches the control unit 6 to a state that corresponds to the inclusion of the next higher attenuation stage of the b, resulting in its signals U, U, U. decrease V times. Similar switchings occur until condition 5 is fulfilled. When the most attenuated stage of divider 8 is turned on, key 5 closes and disconnects the comparison unit 3 from control flea 6, the device prevents cyclic switching when condition 6 is met. , until the condition 4 is fulfilled. Next, the device operates as in the cases described previously. Synchronously with switching the attenuation stages of the divider 8, the digital indicator 7 indicates the value of Blenheim divider 8 or the compression limit of the selected input sig Nala and comparing parameters shlbrany unit 3 so that the repetition period of pulses generated them more time for neobhodkmogo single block sound control switching & 6 laziness and all associated therewith elements. Introduction of new mixer, filter, amplifier-limiter, phase detector, reference oscillator and harmonic signal generator to the device allows transferring the analysis of the output signal level of the divider to a fixed frequency when the frequency of the input signal changes within wide limits. This expands the frequency range of the device. The device for compressing the input signal, containing a series-connected amplifier, amplitude detector and comparison unit, the output of which is connected via keys to the inputs of the control unit, the outputs of which are connected to the inputs of the digital indicator and divider, and the control inputs of the keys are connected to the corresponding outputs of the control unit, This is due to the fact that, in order to expand the frequency range, a reference oscillator and a series-connected mixer, filter, amplifier-limiting The itel, phase detector and harmonic generator, the output of which is connected to the first input of the mixer, the second input of which is connected to the output of the divider, while the output of the filter is connected to the input of the amplifier, and the second input of the phase detector is connected to the output of the reference generator. Sources of information taken into account in the examination: 1. USSR Copyright Certificate №417862, M. KlN 01 R 1/22, 1970.

SU2172362A 1975-08-27 1975-08-27 Device for compressing the input signal SU555552A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2172362A SU555552A1 (en) 1975-08-27 1975-08-27 Device for compressing the input signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2172362A SU555552A1 (en) 1975-08-27 1975-08-27 Device for compressing the input signal

Publications (1)

Publication Number Publication Date
SU555552A1 true SU555552A1 (en) 1977-04-25

Family

ID=20631768

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2172362A SU555552A1 (en) 1975-08-27 1975-08-27 Device for compressing the input signal

Country Status (1)

Country Link
SU (1) SU555552A1 (en)

Similar Documents

Publication Publication Date Title
SU555552A1 (en) Device for compressing the input signal
US3972258A (en) Automatic rhythm performance system
GB1260735A (en) Vocoder speech transmission system
US3919649A (en) Staircase waveform generator
JPS5642413A (en) Sound-field singla correcting device
GB1264134A (en)
KR890017926A (en) Dual tone multi-frequency and treble generator
JPS56131245A (en) Signal detecting circuit
SU504290A1 (en) Unsteady noise voltage pulse shaper
SU1614095A2 (en) Infralow frequency signal generator
US4614918A (en) Frequency generator with digitally controlled phase modulation
SU1663783A1 (en) Tv signal frequency deviation meter
SU922658A1 (en) Method of harmonic signal phase shift measurement
SU1553990A1 (en) Functional generator
SU582577A1 (en) Device for receiving self-synchronizing pulse trains
US3024360A (en) Radio receiver
SU993138A1 (en) Device for broad-band conversion of ac voltage to dc voltage
SU466500A1 (en) Random number generator
SU834609A1 (en) Method of measuring transmission system amplifier overload level
SU556394A1 (en) Interference Simulator
SU588660A1 (en) Voice signal receiver
SU882002A2 (en) Device for automatic monitoring of noise level in communication channels
SU803111A1 (en) Frequency-modulated signal quality detector
SU487464A1 (en) Device to reduce impulse noise
SU1196913A2 (en) Step-voltage function generator