SU547039A1 - Электронный переключатель на мднтранзисторах - Google Patents
Электронный переключатель на мднтранзисторахInfo
- Publication number
- SU547039A1 SU547039A1 SU1954900A SU1954900A SU547039A1 SU 547039 A1 SU547039 A1 SU 547039A1 SU 1954900 A SU1954900 A SU 1954900A SU 1954900 A SU1954900 A SU 1954900A SU 547039 A1 SU547039 A1 SU 547039A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- input
- voltage
- gate
- circuit
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
1
Изобретение относитс к област м аналоговой и аиалогово-цифроБой вычислительной техники и телеметрии.
Известен электронный переключатель на МДП-транзисторах, содержащее два последовательно соединенных ключевых транзистора одного ти:па проводимости, .схему защить выхода переключател от перенапр жени , действующего «а его входе, формирователь напр жени , сигнализирующего отрицательное перенапр жение, и формирователь напр жени , сигнализирующего положительное перенапр жение .
К недостаткам известного устройства относитс низка надежность и сложность схемы.
С целью повыщени надежности и упрощени схемы электронного переключател на МДП-траизисторах в нем схема защиты выполнена в виде двух цепочек последовательно соединенных транзисторов с индуцированным каналом одного типа проводимости, включенных между входом переключател и положительным полюсом источника напр жени , сигнализирующего положительное перенапр жение , причем средн точка первой цепочки подключена к затвору ключевого транзистора, подсоединенного к входу, и через резистор-к управл ющему входу переключател , а средн 1-очка второй цепочки соединена с затвором транзистора первой цепочки, подключенного к положительному полюсу источника напр л ени , сигнализирующего полол ительное иеренаетр жение, и через дополнптельный транзистор, затвор которого соединен с затвором второго транзистора первой цепочки, соединена с входом переключател , затвор первого транзистора другой цепочки соединен со стоком этого транзистора и подключен к входу , а затвор второго транзистора подсоединен к средней точке последовательно соединенных транзисторов входной цепочки формировател напр л ени , сигнализирующего положительное перенапр жение, у которого первые транзисторы схем подачи на пр жепи на подложку и входной цепочки, затворы которых подключены к иололсительному иолюсу псточ ика на|Пр л ени , сигнализирующего полологтельное перенапр л ение, подсоединеиы к входу переключател , второй транзистор схемы подачи напр жени «а подлол ку, затвор которого подключен к средней точке входной цепочки, подсоединен к положительному полюсу упом нутого источника, а точка соединени первого и второго транзисторов схемы подачи напр л ени подключена к подложке, второй транзистор входной цепочкп включен по схеме МДП-резистора и подсоединен к отрицательному полюсу источника напр жени питани , причем точка соединени транзисторов входной целочКИ подключена ко входу доцолпительно введенного инвертора, включенного между положительным полюсом источника напр жени , сигнализируюидего положительное 1еренапр жен1ие, и отрицательным полюсом источника напр жени литани , а выход и«вертора подключен к затвору выходного транзистора , включенного между положительным полюсом источника напр жени , сигнализирующего положительное перенапр жение, и точкой соединени ключевых транзисторов, а формирователь напр жени , сигнализируюпдего отрипательное перенапр жение, выполнен на МДП-транзисторе, включенном между отрицательным полюсом Источника иапр жени , сигнализирующего отрицательное перенапр жение , и точкой соединени ключевых транзисторов , затвор его подключен к средней точке второй цепочки схемы защиты.
На чертеже представлена принципиальна схема предлагаемого электронного переключател на МДП-транзисторах.
Переключатель содержит дл последовательно соединенных ключевых транзистора 1 и 2 с индуциро:ванным каналом одного типа проводимости , затворы которых объединены через резистор 3 и подключены к управл ющему входу 4. Схема защиты выполнена в виде двух цепочек последовательно соединенных транзисторов, перва из которых содержит транзисторы 5 и 6, а втора - 7 и 8. Точка соединени транзисторов 5 и 6 подключена к затвору транзистора 1, а обща точка транзистора 7 .и 8 соединена с затвором транзистора 6 и через дополнительный транзистор 9, затвор которого соединен с затвором транзистоpa 5 и подключен к положительному полюсу источника напр жени , сигнализирующего положительное перенапр жение, - с входом 10. Затвор транзистора 8 подсоединен к средней точже транзисторов 11 и 12. Формирователь напр жени , сигнализирующего отрицательное перенапр жение, выполнен на МДП-транзисторе 13, включенном между отрицательным полюсом 14 источника напр жени , сигнализирующего отрицательное перенапр жение, и точкой соединени ключевых транзисторов 1 и 2. Формирователь напр жени , сигнализирующего положительное перенапр жение, содержит схему подачи напр жени на подложку , выполненную на транзисторах 15 и 16, входную цепочку последовательно соединенных транзисторов 11 и 12, включенную между входом 10 и отрицательным полюсом 17 источника напр жени питани , причем транзистор 11 включен по схеме МДП-резистора, а затвор транзистора 12 подключен к положительному полюсу 18 источника напр жени , сигнализирующего положительное перенапр жение, инвертор , выполненный на транзисторах 19 и ,20 и включенный между положительным полюсом 18 источника и отрицательным лолюсом 17 источника напр жени питани . Вход инвертора подключен к точке соединени транзисторов 11 и 12, а его выход соединен с затвором выходного транзистора 21, включенного между положительным полюсом 18 источника напр жени , сигнализирующего положительное перенапр жение, и точкой соединени ключевых транзисторов 1 и 2. Затвор нагрузочного транзистора 19 подключен к управл ющему входу 4. Схема подачи напр жени на подложку выполнена в виде цепочки последовательно соединенных транзисторов 15 и 16, включенной между входом 10 и положительным полюсом 18 источника напр жени , сигнализирующего положительное перенапр жение , причем затвор транзистора 15 подключеп к точке соедипени транзисторов 11 и 12, а затвор транзистора 16 подсоединен к положительному полюсу 18 источника напр жени . Точка соединени транзисторов 15 и 16 подключена к подложке 22. Аналоговый сигнал подаетс на вход 10 и снимаетс с выхода 23. Управл ющее напр жение подаетс па вход 4. Электронный переключатель на МДП-транзисторах работает следующим образом.
В рабочем состо нии, при поступлении на управл ющий вход 4 отрицательного напр жени , ключевые транзисторы ,1 и 2 открываютс , и аналоговый сигнал передаетс на выход 23 без искажений. Транзисторы 5 и 9 схемы защиты и транзисторы 12 и 16 формировател напр жени , сигнализирующего положительное перенапр жение, закрыты напр жением источника. Транзисторы 8 и 20 открываютс суммарным действием положительного напр жени от полюса 18 и отрицательного напр жени , снимаемого с точки соединени транзисторов И, 12. К затворам транзисторов 13 и 21 прикладываютс запирающие напр жени , близкие к снимаемому с положительного полюса 18 источника напр жени , в результате чего на выход 23 ие передаютс напр жени с полюсов 14 и 18.
Если на входе 10 действует отрицательное перенапр жение, то .к затвору транзистора 6, а, следовательно, и к затвору транзистора 13 через транзистор 7 прикладываетс отрицательное напр жение, под действием которого транзисторы 6 и 13 открыты. Положительное напр жение от полюса 18 через открытый транзистор 6 прикладываетс к затвору ключевого транзистора 1, не пропуска тем самым отрицательного сигнала перенапр жени на выход 23. При поступлении на управл ющий вход 4 отрицательного напр жени на выход передаетс напр жепие, близкое к снимаемому с полюса 14, сигнализирующее отрицательное перенапр жение на входе 10.
Если на входе 10 действует положительное перенапр жение, превыщающее напр жение с полюса 18, то транзисторы 5 и 9 схемы защиты открыты, а транзисторы 6, 7 и 8 закрыты, к затвору ключевого транзистора 1 прикладываетс запирающее напр жение, близкое к сигналу перенапр жени , вследствие чего положительное перенапр жение не передаетс на выход 23 переключател . Открытые транзисторы 12 и 16 обеспечат подачу положительного напр жени , близкого к сигналу неренапр жеви , соответственно на подложку 22 и на затвор транзистора 20.
При поступленин на управл ющий вход 4 отрнцательного напр жени ключевой транзистор 2 и выходной транзистор 21 открываютс , и на выход 23 переключател передаетс напр жение , близкое снимаемому с полюса 18, сигнализирующее положительное перенапр жение на входе 10. Затвор нагрузочного транзистора 19 подключен к управл ющему входу 4, следовательно, в выключенном состо нии переключател , когда к управл ющему входу 4 прикладываетс положительное напр жение, транзистор 19 закрыт, в результате чего уменьшаетс мощность, нотребл ема устройством .
Claims (1)
1. Электронный переключатель на МДПтранзисторах , содержащий два последовательно соединенных ключевых транзистора одного типа проводимости, схему защиты выхода переключател от иеренанр жени , действующего на его входе, формирователь наир жени , сигнализафующего отр|;1нательное иеренапр жение и формирователь напр жени , сигнализирующего положительное перенапр жение , о т л и чающийс тем, что, с целью иовышени надежности и упрощени схемы, схема защиты выполнена в двух цепочек последовательно соединенных транзиеторов с индуцированным каналом одного типа проводимости, включенных ме/кду входом переключател и положптельным полюсом источника напр жени , сигнализирующего положительиое перенап жение, причем средн точка пе)вой цеио-1К 1 подключена к затвору ключевого транзистора, нодсоединенного к входу, и через резистор - к управл ющему входу переключател , а средн точка второй ценочки соединена с затвором транзистора нервой ценочки, иодключенного к положительному полюсу источника напр жени , сигнализируюп1 ,его положительное неренапр жение , и через дополпительиый транзистор, затвор которого соединен с затвором второго транзистора первой цепочки, соединена с входом переключател , затвор первого транзистора другой цепочки соединен со стоком этого транзистора и подключен к входу, а затвор второго транзистора подсоединен к средней точке последовательно соединенных транзисторов входной цепочки формировател напр жени , сигнализируюн,его положительное перенапр жение , у которого нервые транзисторы схем подачи напр жени на подложку и входной цепочки, затворы которых подключены к ноложительному полюсу источника нацр женн , снгнализирующего положительное перенапр жение , подсоединены к входу переключател , второй транзистор схемы подачи напр жени на подложку, затвор которого подключен к средней точке входной цепочки, подсоединен к иоложительному полюсу упом нутого источника, а точка соединени первого и второго транз сторов схемы подачи напр жени подключепа к иодлож.ке, второй транзистор входной иеиочки включен ,по схеме МДПрезистора и иодсоединен к отр1щательному полюсу источиика 1 аир жени питани , причем точка соедииени транзисторов входной цепочки подключена ко входу дополнительно введенного инвертора, включенного между положительным полюсом псточника напр жени , сигнализирующего положительное перенапр жение , и отрицательным иолюсом источника напр жени питани , а выход инвертора подключен к затвору выходного транзистора, включенного между положительным полюсом источника напр жени , сигнализирующего положительное перенапр жение, и точке vi соедииени ключевых транзисторов, а формирователь иапр жеи 1 , сигнализирующего отрицательное перенапр жение, выиолнен на МДПтраизисторе . включенном между отрицательным полюсом источника напр жени , сигнализирующего отрицательное перенаир жение и точкой соединени ключевых транзисторов, причем затвор его подключен к средией точке второй цеиочки схемы заихиты.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1954900A SU547039A1 (ru) | 1973-08-13 | 1973-08-13 | Электронный переключатель на мднтранзисторах |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1954900A SU547039A1 (ru) | 1973-08-13 | 1973-08-13 | Электронный переключатель на мднтранзисторах |
Publications (1)
Publication Number | Publication Date |
---|---|
SU547039A1 true SU547039A1 (ru) | 1977-02-15 |
Family
ID=20563261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1954900A SU547039A1 (ru) | 1973-08-13 | 1973-08-13 | Электронный переключатель на мднтранзисторах |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU547039A1 (ru) |
-
1973
- 1973-08-13 SU SU1954900A patent/SU547039A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1094089A (en) | Current limiter circuit | |
GB1463103A (en) | Switching circuits | |
GB1106004A (en) | Logic circuit | |
GB1113111A (en) | Digital storage devices | |
GB1273928A (en) | Protective circuit for a field effect transistor | |
GB1397452A (en) | Threshold logic gate circuits employing field-effect transistors | |
GB1261211A (en) | Improvements in timed shared amplifiers | |
GB1010342A (en) | Improvements in or relating to gating circuits | |
GB1277338A (en) | Two state transistor circuit with hysteresis | |
US3988616A (en) | Driver circuit for liquid crystal display using insulated gate FETs | |
GB1418083A (en) | Logic circuit arrangement using insulated gate field effect transistors | |
SU547039A1 (ru) | Электронный переключатель на мднтранзисторах | |
GB1300495A (en) | Logic circuit arrangement using insulated gate field effect transistors | |
GB1330679A (en) | Tri-level voltage generator circuit | |
GB1024674A (en) | Integrated electrical circuit | |
GB1483068A (en) | Circuit comprised of insulated gate field effect transistors | |
GB1468921A (en) | Circuits including field-effect transistors | |
GB1314356A (en) | Fet switching circuit | |
US4302791A (en) | Power supply sequencing apparatus | |
GB1291184A (en) | Logic interconnection including a field effect transistor | |
GB1246815A (en) | Marginal switching arrangement | |
SU1274147A1 (ru) | Электронный ключ | |
GB1250818A (ru) | ||
SU482012A1 (ru) | Импульсный усилитель мощности на мдп транзисторах | |
SU1309278A1 (ru) | Формирователь импульсов |