SU510754A1 - Устройство дл контрол блоков пам ти - Google Patents
Устройство дл контрол блоков пам тиInfo
- Publication number
- SU510754A1 SU510754A1 SU2013573A SU2013573A SU510754A1 SU 510754 A1 SU510754 A1 SU 510754A1 SU 2013573 A SU2013573 A SU 2013573A SU 2013573 A SU2013573 A SU 2013573A SU 510754 A1 SU510754 A1 SU 510754A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- control unit
- counter
- inputs
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
крыт элемент 2. Управление логическими элементами «И осуществл етс блоком управлени 6. Выходные сигналы устройства снимаютс со счетчика 5 - цифровые - непосредственно со счетчика, а аналоговые - через преобразователь код-аналог 7 и записываютс на магнитный носитель исследуемого блока пам ти 8 через логические элементы «ИЛИ 9 и 10, формирователи 11, 12 и 13, управл ющий триггер 14.
При поступлении тактовых сигналов на счетчик 5 (логический элемент «И 3 открыт) величина выходного сигнала устройства линейно возрастает. По достижении ею заданного максимального уровн , определ емого логическим элементом «ИЛИ 9, с помощью формировател 11 управл ющий триггер 14 переключаетс , закрыва логический элемент 2, после чего тактовые импульсы поступают на счетчик 4. С ним св зан другой логический элемент «ИЛИ 10, параметры которого определ ют длительность максимального уровн выходного сигнала. Когда объем счетчика 4 достигает заданного знaiчeни , фо рмирователь 12 вырабатывает управл ющий сигнал, который сбрасывает счетчик 5 в начальное положение . После переключени счетчика 5 счетчик 4 продолжает работать, выдава на выход сигнал посто нного уровн , соответствующий минимальной величине испытательного сигнала . При переполнении счетчика 4 формирователь 13 переводит управл ющий триггер 14 в исходное состо ние, и тактовые сигналы вновь поступают на счетчик 5.
Оценка информационной надежности исследуе .мого блока пам ти 8 осуществл етс путем сравнени сигналов, считанных из исследуемого блока пам ти, с исходными, сформированными с помощью устройства.
Claims (2)
1. Устройство дл контрол блоков пам ти, содержащее генератор, два счетчика, один из выходов первого из которых подключен ко входу преобразовател код-аналог, блок управлени и переключатель, отличающеес тем, что, с целью повышени точности работы устройства, оно содержит два логических элементов «И, одни из входов которых подключены к генератору, другие входы соединены с первым и вторым выходами блока управлени соответственно, выход одного из логических элементов «И соединен с одним
из входов первого счетчика, второй вход которого соединен с третьим выходом блока управлени , выход преобразовател код-аналог соединен через переключатель с выходом устройства, другой выход первого счетчика
соединен с первым входом блока управлени , второй и третий входы которого соединены с соответствующими выходами второго счетчика , вход которого подключен к выходу другого логического элемента «И.
2. Устройство но п. 1, отличающеес тем, что блок управлени содержит управл ющий триггер, два логических элемента «ИЛИ и три формировател , причем выходы управл ющего триггера соответственно подключены к первому и второму выходам блока управлени , первый вход которого через первый логический элемент «ИЛИ и первый формирователь соединен с одним из входов управл ющего триггера, другой вход которого через второй формирователь соединен со вторым входом блока управлени , третий вход которого через второй логический элемент «ИЛИ и третий формирователь соединен с третьим его выходом.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2013573A SU510754A1 (ru) | 1974-04-08 | 1974-04-08 | Устройство дл контрол блоков пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2013573A SU510754A1 (ru) | 1974-04-08 | 1974-04-08 | Устройство дл контрол блоков пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU510754A1 true SU510754A1 (ru) | 1976-04-15 |
Family
ID=20581199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2013573A SU510754A1 (ru) | 1974-04-08 | 1974-04-08 | Устройство дл контрол блоков пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU510754A1 (ru) |
-
1974
- 1974-04-08 SU SU2013573A patent/SU510754A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU510754A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1190417A1 (ru) | Устройство дл измерени максимального и минимального периодов следовани сигналов | |
SU1517049A1 (ru) | Многоканальное хронометражное устройство | |
SU542192A2 (ru) | Автоматический программатор временных интервалов | |
SU1377908A2 (ru) | Устройство дл измерени максимального и минимального периодов следовани сигналов | |
SU1285435A2 (ru) | Устройство дл программного управлени | |
SU504983A1 (ru) | Цифровой дискретизатор | |
SU451045A1 (ru) | Устройство дл измерени периода | |
SU618734A1 (ru) | Устройство дл ввода информации | |
SU1125747A1 (ru) | Многоканальный коммутатор | |
SU1022141A1 (ru) | Устройство дл ввода информации | |
SU898475A1 (ru) | Устройство дл технологического хронометража | |
SU451083A1 (ru) | Устройство дл контрол функциональных элементов дискретных систем | |
SU427332A1 (ru) | Устройство для генерирования и распределения импульсов | |
SU1674100A1 (ru) | Устройство дл ввода информации | |
SU622177A1 (ru) | Устройство дл контрол матриц на ферритовых сердечниках | |
SU842819A1 (ru) | Устройство дл контрол дискретныхлОгичЕСКиХ CXEM | |
SU962821A1 (ru) | Цифровой регистратор формы импульсных сигналов | |
SU365661A1 (ru) | УСТРОЙСТВО дл ИЗМЕРЕНИЯ ОТКЛОНЕНИЯ ЧАСТОТЫ ОТ НОМИНАЛЬНОГО ЗНАЧЕНИЯ | |
SU677085A1 (ru) | Устройство задержки | |
SU1195278A1 (ru) | Цифровой фазометр | |
SU474306A1 (ru) | Датчик отклонени магнитного пол произвольной формы | |
SU612268A2 (ru) | Генератор псевдослучайных сигналов | |
SU501362A1 (ru) | Устройство дл регистрации формы повтор ющихс сигналов наносекундной длительности | |
SU1164890A1 (ru) | Устройство преобразовани кодов |